

一种低电流纹波的低压大电流DC-DC变换器的研究

王萍，孙栩，宋良瑜

(天津大学电气与自动化工程学院，天津 300072)

[摘要] 通过 n 个倍流整流结构交错并联方式用以进一步减小纹波电流。给出了电路的开关信号波形和仿真模型，并使用Pspice仿真软件对该模型进行仿真，取得满意效果。最后通过实验验证。这种结构特别适用于通信设备、计算机、宇航等领域的电源。

[关键词] 低压大电流DC-DC变换器；倍流整流；交错并联

[中图分类号] TN624

[文献标识码] A

[文章编号] 1009-1742(2005)04-0059-05

1 引言

近年来，随着计算机微处理器的输入电压要求越来越低，低压大电流DC-DC变换器的研究得到了许多研究者的重视，各种拓扑结构层出不穷，同步整流技术、多重多相技术、磁集成技术等也都应用于这个领域。笔者提出了一种交错并联的低压大电流DC-DC变换器，它的一次侧采用对称半桥结构，而二次侧采用倍流整流结构。采用这种结构可以极大地减小滤波电容上的电流纹波，从而极大地减小了滤波电感的大小与整个DC-DC变换器的尺寸。这种变换器运行于48V的输入电压和100kHz的开关频率的环境^[1]。

2 倍流整流的低压大电流DC-DC变换器的结构分析

倍流整流低压大电流DC-DC变换器的电路原理图如图1所示，一次侧采用对称半桥结构，二次侧采用倍流整流结构，在 S_1 导通时 S_{R1} 必须截止， L_1 充电；在 S_2 导通时 S_{R2} 必须截止， L_2 充电，这样滤波电感电流就会在滤波电容上移项叠加。图2给出了开关控制策略。




图1 倍流整流的低压大电流DC-DC变换器的电路原理图

Fig.1 Circuit topology of single current-doubler low voltage/high current DC-DC




图2 开关的控制策略

Fig.2 Switch control strategy of single current-doubler low voltage/high current DC-DC

通过以上分析可以看出，倍流整流结构的二次侧 2 个滤波电感电流在滤波电容上相互叠加，从而使得输出电流纹波变得相当小。

结构中的同步整流器均按外加信号驱动处理，使控制变得很复杂，但在这种半桥-倍流拓扑结构中使用简单的自驱动方式很困难，因为，在这种结构中，如果直接从电路中取合适的点作为同步整流器的驱动信号，在死区时间内当这个驱动信号为零时，同步整流器就会截止。为了在半桥-倍流拓扑结构中使用自驱动方式，就必须使用到辅助绕组。以单个半桥-倍流拓扑结构为例，见图 3， V_{SEC} 为变压器的二次侧电压， V_{gs} 为由辅助绕组获得的同步整流器的驱动电压，可以看出即使在死区的时间内，同步整流器的驱动电压也不可能为零，保证了自驱动方式在这种拓扑结构中的应用。




图 3 自驱动同步整流器电路及波形图

Fig.3 Circuit and waveform of self-driven synchronous rectifier

另外，由于在大电流的情况下 MOSFET 导通压降将增大，从而产生较大的导通损耗，为此应采用多个 MOSFET 并联方法来减小损耗。

3 交错并联低压大电流 DC-DC 变换器

3.1 电路原理图

综上所述，倍流整流低压大电流 DC-DC 变换器具有很好的性能，在此基础上引入交错并联技术，构成一种新的结构，称为并联低压大电流 DC-DC 变换器，可以进一步减小输出电流纹波。图 4 为交错并联低压大电流 DC-DC 变换器的电路原理图（以最简单的 2 个倍流整流交错并联为例）。

3.2 变换器的开关控制策略

交错并联低压大电流 DC-DC 变换器的开关

控制策略见图 5。




图 4 交错并联低压大电流 DC-DC 变换器的电路原理图

Fig.4 Circuit topology of interleaved low voltage/high current DC-DC




图 5 交错并联低压大电流 DC-DC 变换器的开关控制策略

Fig.5 Switch control strategy of interleaved low voltage/high current DC-DC

3.3 交错并联低压大电流 DC-DC 变换器性能

首先这种拓扑结构最大的优点是变压器原边的结构简化，控制变得很简单。其次，这种方法的实现必须采用同步整流电路，因为交错并联电路的实现要求变压器副边上下电位轮流为正，在一个时间段内有且只有一个为正电位，其余都为零电位。但在这种拓扑结构中，由于 2 个变压器的原边串联在一起，而副边是并联的，这样如果用肖特基二极管作整流器，那么输入电压将在 2 个变压器原边上分

压，而肖特基二极管又没有选通的功能，这样变压器二次侧的波形将是完全对称的，上下2个整流电路的电流完全重合，达不到电流交错并联的目的。这样，应用同步整流器来完成这个功能，同时利用MOSFET的双向导电特性，因为同步整流管的漏源电流是分布在坐标横轴两侧的。这种结构的过程详细分析如下^[2~4]：

1) S_1 导通， S_2 截止； S_3 截止， S_4 ， S_5 ， S_6 均导通。由于 S_4 ， S_5 ， S_6 的导通，第一变压器副边绕组下端为零电位，第二变压器副边绕组上、下端均为零电位，电感 L_1 上电流上升， L_2 ， L_3 ， L_4 上电流下降。

$$V_{L1} = V_{SEC} - V_o = L \frac{di_{L1}}{dt},$$

$$V_{L2} = -V_o = L \frac{di_{L2}}{dt},$$

$$V_{L3} = -V_o = L \frac{di_{L3}}{dt},$$

$$V_{L4} = -V_o = L \frac{di_{L4}}{dt}.$$

2) S_2 导通， S_1 截止； S_4 截止， S_3 ， S_5 ， S_6 均导通。由于 S_3 ， S_5 ， S_6 的导通，第一变压器副边绕组上端为零电位，第二变压器副边绕组上、下端均为零电位，电感 L_2 上电流上升， L_1 ， L_3 ， L_4 上电流下降。

$$V_{L2} = V_{SEC} - V_o = L \frac{di_{L2}}{dt},$$

$$V_{L1} = -V_o = L \frac{di_{L1}}{dt},$$

$$V_{L3} = -V_o = L \frac{di_{L3}}{dt},$$

$$V_{L4} = -V_o = L \frac{di_{L4}}{dt}.$$

3) S_1 导通， S_2 截止； S_5 截止， S_3 ， S_4 ， S_6 均导通。由于 S_3 ， S_4 ， S_6 的导通，第二变压器副边绕组下端为零电位，第一变压器副边绕组上、下端均为零电位，电感 L_3 上电流上升， L_1 ， L_2 ， L_4 上电流下降。

$$V_{L3} = V_{SEC} - V_o = L \frac{di_{L3}}{dt},$$

$$V_{L1} = -V_o = L \frac{di_{L1}}{dt},$$

$$V_{L2} = -V_o = L \frac{di_{L2}}{dt},$$

$$V_{L4} = -V_o = L \frac{di_{L4}}{dt}.$$

4) S_2 导通， S_1 截止； S_6 截止， S_3 ， S_4 ， S_5 均导通。由于 S_3 ， S_4 ， S_5 的导通，第二变压器副边绕组上端为零电位，第一变压器副边绕组上、下端均为零电位，电感 L_4 上电流上升， L_1 ， L_2 ， L_3 上电流下降。

$$V_{L4} = V_{SEC} - V_o = L \frac{di_{L4}}{dt},$$

$$V_{L1} = -V_o = L \frac{di_{L1}}{dt},$$

$$V_{L2} = -V_o = L \frac{di_{L2}}{dt},$$

$$V_{L3} = -V_o = L \frac{di_{L3}}{dt}.$$

以上各式均忽略整流器的电压降，且 V_{SEC} 为变压器二次侧的电压值。

根据以上分析可知，应用同步整流器，通过变压器原边串联而副边并联的方法，可以实现这种交错并联半桥-倍流拓扑结构。它的优点主要有以下几个方面：

1) 有效地简化了拓扑结构和控制策略。

2) 在频率保持不变的情况下，如果纹波的峰-峰值一定，则这种结构可以有效减小滤波电感的值，从而加快整个变换器的动态响应时间。

3) 交错并联的半桥-倍流拓扑结构与非交错并联的半桥-倍流拓扑结构相比，一次侧和二次侧的导通损耗相差不多，但由于采用交错并联技术，二次侧的开关频率是原来的一半，相应的开关损耗也是原来的一半。由于变换器的开关损耗在整个损耗统计中占很大的比例，因此，交错并联技术可以极大地提高变换器的效率。

4 仿真分析

应用 Pspice 软件对电路进行仿真。电路的参数如下：开关频率为 100 kHz，占空比为 40%，输入电压为 48 V，滤波电感为 2 μ H，滤波电容为 820 μ F，输出电流为 60 A，输出电压为 1.25 V。

图 6 所示为滤波电感的电流波形，从图 6 可以看出，4 个滤波电感的电流轮流充电，如果一个滤波电感在充电，其余 3 个电感必须在放电，在死区时间内，4 个滤波电感都在放电。

图 7 和图 8 所示分别为交错并联变换器与单个倍流整流变换器结构的输出电流纹波波形，从图 7 中可以看出，4 个滤波电感的电流在滤波电容上叠加，可以把电流的纹波减小很多。




图 6 滤波电感电流波形

Fig. 6 Filter inductor current




图 7 交错并联变换器结构的输出电流纹波波形

Fig. 7 Output current ripple of interleaved low voltage/high current DC-DC




图 8 单个倍流整流变换器结构的输出电流纹波波形

Fig. 8 Output current ripple of single low voltage/high current DC-DC

5 实验结果

通过理论研究及仿真分析, 可以看出, 交错并联的低压大电流 DC-DC 变换器具有良好的性能, 在输出为 1.25 V/60 A 的情况下, 输出电流纹波可以降到很小。为了进一步说明这种拓扑结构的可行性, 用实验结果验证。实验电路见图 4, 实验参数和仿真相同, 最后得到如图 9 所示的实验波形。图 9 中, V_{gs} 为一次侧一个 MOSFET 的门极驱动电压

波形, V_{ds} 则为相应的 MOSFET 的栅源电压波形, 从图 9 可以看出, 实验结果所得波形同图 5 的理论分析结果十分吻合, 所提出的方法是可行的。其中, 变压器选用 R2KB 软磁铁氧体材料制作的 GU22 磁心, 原副边的匝数分别为 8 匝和 1 匝; 电感选用宽恒导磁材料 IJ50h 制作的环形铁心 T5-10-2.5, 匝数为 8 匝。




图 9 实验波形

Fig. 9 Waveform of experiment

6 结语

通过仿真及实验分析, 得出以下结论: 对于低压大电流 DC-DC 变换器, 可以通过交错并联的方法, 进一步减小输出电流纹波, 效果十分明显; 或者在同样输出电流纹波情况下, 可以极大地减小滤波电感值, 从而减小整个变换器的尺寸, 提高变换器的瞬态响应特性。所讨论的 2 个倍流整流结构交错并联案例同样适应于多个倍流整流结构交错并联的情况。

参考文献

- [1] Panov Y, Jovanovic M M. Design and performance Evaluation of low-voltage/high-current DC/DC on-board modules [J]. IEEE Trans Power Electronics, 2001, 16 (1): 26~33
- [2] Chandrasekaran S, Mehrotra V, Sun H. A new matrix integrated magnetics structure for low voltage, high current, DC-DC converter [J]. PESC IEEE 33rd Annual, 2002, 3: 1230~1235
- [3] Chandrasekaran S, Mehrotra V. Matrix integrated magnetics for low voltage, interleaved DC-DC converter [J]. APEC'03. Eighteenth Annual IEEE, 2003, 1 (June): 103~108

- [4] 胡宗波, 张波. 同步整流器中 MOSFET 的双向导电特性和整流损耗研究 [J]. 中国电机工程学报,

2002, 22 (3): 88~93

Research of an Interleaved Low-Voltage/High-Current DC-DC Converter

Wang Ping, Sun Xu, Song Liangyu

(School of Electric & Automation Engineering, Tianjin University, Tianjin 300072, China)

[Abstract] In the recent years, the operating voltages of most high-performance microprocessors were lower than that of the previous ones and the research of low-voltage/high-current DC-DC converter was enhanced. Among all topologies, the current-doublers topology is optional. In the current-doublers topology, the ripple current of the output filter capacitor is reduced because the ripple current of the two inductors partially cancel each other and the required value of the filter inductance is significantly decreased. To further decrease the ripple current of output filter capacitor, this paper introduce a new method that a few of current-doublers are interleaved. This paper gives the switch signal waveforms and simulation model of the circuit. PSpice is used, which is a simulation tool for electronic system. The result of simulation achieves the ideal effect. Finally, the design is tested by an experiment.

[Key words] low-voltage/high-current DC-DC converter; current-doublers; interleaved

(cont. from p.53)

- [2] 燕永锋, 秦德先. 矿床数学经济模型及其在元江金矿的应用 [J]. 矿物学报, 2001, 21 (4): 619~624
[3] 秦德先, 洪托, 燕永锋, 等. 广西大厂锡矿 92 号矿体矿床地质与经济 [M]. 北京: 地质出版社, 2000

- [4] 秦德先, 刘春学. 云南元江金矿床模型及矿产经济 [J]. 矿物学报, 2001, 21 (4): 609~612
[5] 秦德先, 陈健文, 田毓龙. 广西大厂长坡锡矿地质与成因 [J]. 有色金属矿产与勘查, 1998, (7) 3: 146~152

Researching on the Digital Information Systems of Mine and Its Application

Qin Dexian, Chen Aibing, Yan Yongfeng, Gao Zhiwu, Yang Jianyu

(Faculty of Land Resource Engineering, Kunming University of Science and Technology, Kunming 650093, China)

[Abstract] The article introduces several digital information systems of mine which established on PC platform by the author using the software package of mathematical economic modal of deposit, GIS software, and furthermore putting them into solving the dynamic management of mine produce, produce programming, produce scheme and decision optimization of systems, rational utilization of the resource, searching ore and increasing reserves on the margin or in the deep part of those old mines, etc, so improving the socialize economic efficiency of mining exploitation.

[Key words] mine digital information systems; dynamic management; rational utilization of resources; ore-forming prediction of mine