开启半导体之旅

Kinam Kim

Engineering ›› 2025, Vol. 44 ›› Issue (1) : 8 -12.

PDF (2475KB)
Engineering ›› 2025, Vol. 44 ›› Issue (1) : 8 -12. DOI: 10.1016/j.eng.2024.09.003
观点述评

开启半导体之旅

作者信息 +

My Journey with Semiconductors

Author information +
文章历史 +
PDF (2534K)

引用本文

引用格式 ▾
Kinam Kim. 开启半导体之旅[J]. 工程（英文）, 2025, 44(1): 8-12 DOI:10.1016/j.eng.2024.09.003

登录浏览全文

4963

注册一个新账户 忘记密码

纵观20世纪众多科学成就，晶体管（或半导体）可谓最伟大的发明，对人类生活影响深远。自60年代进入计算机时代以来，我们见证了一系列伟大变革，从个人电脑兴起，到移动互联新纪元。如今，人类正处于又一场革命——数字化转型[1]——的边缘。作为一名半导体工程师，我想分享自己在半导体领域半个世纪的经历与感悟。

1 旅程的开始

韩国首尔国立大学电气工程学院是我的征程起点。毕业后，多数同学选择继续深造，进入研究机构或高校，有些进入三星、高士达等企业。我喜欢企业充满活力的氛围，因此决定在这样充满活力和生机的环境中追逐梦想。1981年，我入选三星电子的产业奖学金计划，加入了半导体制造技术团队。尽管困难重重，但我始终坚定不移。感谢同事们的支持，如今我已在该行业深耕47载。

回顾职业生涯，我始终认为半导体领域潜力巨大。同时，我坚信自己通过这一领域的工作，能为人类做出贡献，从而让世界更加便捷、更为繁荣。20世纪70年代起，高密度、高速晶体管的商业化在缩小电子设备尺寸、提升电子设备性能等方面发挥了关键作用。回首50年来的半导体生涯，我能想到许多产品和技术，其中我想特别提及四项创新成果：凹槽沟道阵列晶体管（RCAT）动态随机存储器（DRAM）、3D垂直NAND闪存（V-NAND）、高带宽内存（HBM）以及多桥通道场效应晶体管（MBCFETTM）。

2 创新成果案例

2.1 RCAT DRAM

如今，最先进的DRAM拥有数百亿个存储单元。每个单元由一个晶体管（即单元阵列晶体管）和一个电容组成（图1）。

21世纪初，DRAM产业需要突破平面单元阵列晶体管尺寸极限至100 nm以下。由于严重的短沟道效应，平面单元阵列晶体管无法满足断态漏电流要求，因此突破这一限制迫在眉睫。在尽量不改变现有工艺并控制成本的前提下，我和同事研究了多种可能的方案，经过不懈努力，最终成功地在沟道挖出凹槽，形成U型3D结构（图1）。这种U型结构有效增加了沟道长度，抑制了短沟道效应，同时保留了2D设计布图。RCAT是硅基产业中首款实现量产的3D晶体管。首款RCAT集成了512 Mb DRAM，栅长为75 nm，沟槽深150 nm，数据保持时间和单元接触电阻都得到显著改善[2]。现代DRAM单元阵列晶体管在RCAT结构基础上不断改进。未来，RCAT DRAM技术还将向10 nm以下迈进。

最终，我和同事们解决了一系列技术难题，例如，在由多种晶体取向构成的U型硅沟道表面生长氧化层时所面临的均匀性与质量控制问题。当时，半导体行业并不认可将在不同晶体取向上生长的二氧化硅作为栅极氧化层。在2003年的超大规模集成电路（VLSI）技术研讨会[2]上，我们展示了RCAT DRAM成果。

2.2 3D V-NAND

NAND闪存用于大规模数据存储，其存储容量不断增大，而单位比特成本却在持续降低。

在21世纪的前十年，浮栅式平面NAND受物理尺寸的严峻挑战。随着特征尺寸最小化，出现了一系列难题，如每个区块写入和擦除次数增加、相邻单元间不必要的耦合和干扰加剧、漏电增加、工艺窗口变短等。我们得出结论，浮栅NAND尺寸无法突破20 nm以下，因此急需寻找替代方案。

在深入研究能替代浮栅的电荷存储介质后，我们发现具有电荷陷阱位点的氮化硅是理想材料。较之浮栅，氮化硅有更多优势。首先，氮化硅薄膜中的电荷陷阱是离散的，不易受漏电影响；其次，氮化硅薄膜可比浮栅更薄，减少了相邻单元的耦合和干扰；再次，电荷陷阱闪存（CTF）无需厚控制栅，因此其堆叠高度可以比浮栅型存储更低。2006年，CTF技术成功研发并应用于NAND。凭借这些关键特性，三星集团于2013年在全球率先实现3D V-NAND商业化量产[3]。首款3D V-NAND通过垂直堆叠24层，成功实现128 Gb存储容量，可靠性提升10倍，写入性能提升两倍。此后，CTF 3D V-NAND成为NAND行业标准，开启了3D存储新时代。

2.3 HBM

为提升人工智能（AI）处理等应用的系统性能，提高内存带宽至关重要。除了对存储芯片本身进行创新，人们还尝试提高互连速度和增加输入/输出（I/O）数量。HBM是一种基于硅通孔（TSV）的3D堆叠解决方案，于2013年被电子器件工程联合委员会（JEDEC）纳为行业标准。

2015年，我和同事共同研发并量产了前沿产品HBM2 [4]。4 GB HBM2实现了前所未有的DRAM性能——高性能计算（包括并行计算、图形渲染和机器学习）速度提升超过7倍。在底部缓冲芯片上堆叠四个8 Gb核心芯片，通过TSV孔和微凸点实现垂直互连。单个8 Gb HBM2芯片包含5000多个TSV孔，数量是8 Gb TSV DDR4裸晶的36倍多。与传统引线键合封装相比，其数据传输性能得到了显著提升。当时，HBM2主要用于替代图像存储，如今已成为AI加速器的主要解决方案，拥有巨大潜力。

2.4 MBCFETTM [全环绕栅极（GAA）晶体管]

逻辑技术曾受限于平面结构，但21世纪初，具有薄垂直鳍片的鳍式场效应晶体管（FinFET）结构打破了这一限制（图1）。

然而，在21世纪的第二个十年，FinFET结构在缩小物理尺寸方面也遇到了瓶颈。为突破FinFET极限，近期的研究重点转向了GAA结构（图1）。该结构中栅极环绕沟道，相关研发正在加速推进。事实上，约20年前我们就发明了MBCFETTM，并于2003年在电气电子工程师学会（IEEE）《IEEE纳米技术汇刊》上发表了其制造工艺和电气特性[5]。为什么选择MBCFETTM或纳米片结构？与沟道三侧被栅极环绕的FinFET相比，MBCFETTM的沟道实现四侧环绕，电流驱动能力更强。而且，MBCFETTM的优势在于，因驱动能力与沟道层数成正比，只需逐层增加沟道数量，即可提高电流驱动能力。目前，三星集团已实现3 nm MBCFETTM技术量产，并向晶圆代工客户提供商业化服务。与5 nm FinFET相比，第一代3 nm MBCFETTM可使功耗降低45%，性能提升23%，芯片面积减少16%。而第二代3 nm MBCFETTM可使功耗降低50%，性能提升30%，芯片面积减少35%。如今，MBCFETTM及其改进版本被视为下一代技术节点中最具前景的候选方案。

3 未来技术演变

近年来，尽管半导体行业前景光明，但由于技术挑战日益严峻，能否延续微型化尚不明确。不过，我们无需畏惧这些挑战。通过我们的不断创新和整个生态系统的共同协作，技术上的挑战终将被攻克和解决。在下文中，我将就硅产业的三大核心领域——DRAM、NAND和逻辑芯片——的未来技术演变方向进行探讨[6]。

3.1 DRAM

单元晶体管结构、电容和工艺集成对DRAM微缩至关重要。单元晶体管已从平面结构发展为沟槽结构，如今又演变为掩埋式RCAT结构。未来，随着垂直单元阵列结构[7‒8]（图2）的应用，DRAM尺寸有望进一步缩小。与掩埋式结构相比，垂直结构可将位线和存储电容的两个触点分离，并将它们置于平面之外，实现单元面积最小化（即4F²）。目前，单元电容采用支撑结构形成单柱，未来将发展为双柱结构。为进一步实现微缩，我预计DRAM结构将从2D平面转为3D垂直堆叠，类似于从2D平面NAND向3D垂直NAND的转变[9]，每个比特存储单元层层堆叠。这将显著减少单元间的电气干扰，大幅提升存储容量。不过，必须小心监控因浮体效应导致的漏电流。

3.2 NAND

通过垂直堆叠CTF型存储单元，3D NAND实现了高比特密度。在第七代3D NAND中，所有NAND生产商都采用了双堆叠和CoP（cell-on-periphery）堆叠技术——将外围电路置于单元阵列下方（图3），从而实现了超过170层的堆叠层数。未来，三层堆叠、多孔结构和晶圆键合技术等多堆叠结构将助力攻克难题。目前，3D NAND单元在300层以下，但通过采用新一代工艺创新和新材料，预计2030年左右将突破1000层。垂直高度缩放是关键，这需要先进的高深宽比接触（HARC）刻蚀工艺，并提高多晶硅沟道迁移率。但我深信，随着堆叠高度不断增加，最终需要采用新型存储材料（如铪基铁电材料或过渡金属氧化物基阻变存储材料）或者在多位存储方案（如实现5位或更高位数的多级单元）上取得突破[6,10]。

3.3 逻辑芯片

逻辑芯片技术随着新材料和工艺创新不断进步。目前，半导体行业已实现3 nm FinFET或MBCFETTM产品量产，但要突破2 nm甚至1 nm以下，仍需进一步技术创新。为此，人们正通过结构和材料创新来打破局限，包括3D堆叠场效应晶体管（3DSFET）——将n型金属-氧化物-半导体（nMOS）晶体管垂直堆叠于p沟道金属-氧化物-半导体（pMOS）晶体管之上（或反之）；垂直传输场效应晶体管（VT-FET）——将源极/漏极触点置于平面之外，以解耦短沟道效应和接触电阻；2D沟道材料——性能可能优于硅基沟道（图4）[6,11]。未来，设计-技术协同优化（DTCO）将为逻辑工艺的微型化提供重要支撑，尤其是通过利用晶圆背面实现电源与信号的垂直互连这一创新途径。

4 工程师思维

最后，我想分享一下我对工程师思维的看法。

首先，我们必须不懈追求自我创新。要准确理解和运用技术，尤其应深入探究技术本质。因此，我想强调的是，工程师要注重核心价值观，不断自我创新，化危机为机遇。尽管我在半导体行业已经工作了近50年，但我仍觉任重道远。

其次，我认为持续学习是工程师的必备素养。成为一名专家意味着要时刻全心投入、提升技能、不断学习。为此，我每日钻研，关注最新论文和报告，保持对行业的敏感度，拓宽知识边界。

最后一点是贯彻执行。在我的职业生涯中，令我印象最深的是大约40年前成功研发1 Mb DRAM的经历。那一刻，我的半导体之旅正式开启。当时，周围的人都认为这不可能，但我和同事们做到了。“永不言弃”这一工程师信条深深烙印在我心中，未到极限决不停歇，始终坚持自我革新与产品创新。

5 半导体成就未来

总之，没有基于半导体的电子设备，就无法实现现代社会。在未来社会中，半导体将在AI、自动驾驶、机器人技术及其他未知的新兴领域中，发挥不可或缺的作用。毫不夸张地说，人类繁荣的未来取决于半导体的创新。尽管未来半导体的发展仍面临诸多挑战，但我们将不断创新、迎接挑战，而这一征程才刚刚开始。

参考文献

原文顺序 | 出版日期 | 本文引用
[1]

Kim K. The smallest engine transforming humanity: the past, present, and future. In: Proceedings of the 2021 IEEEInternational Electron Devices Meeting IEDM); 2021 Dec 13‒15; San Francisco, CA, USA. New York City: IEEE; 2021. p.1‒8. . 10.1109/iedm19574.2021.9720583
[2]

Kim JY, Lee CS, Kim SE, Chung IB, Choi YM, Park BJ, et al. The breakthrough in data retention time of DRAM using recess-channel-array transistor (RCAT) for 88 nm feature size and beyond. In: Proceedings of the 2003 Symposium on VLSI Technology. Digest of Technical Papers; 2003 Jun 10‒12; Kyoto, Japan. New York City: IEEE; 2003. p. 11‒2. . 10.1109/vlsit.2003.1221061
[3]

Lee CH, Choi KI, Cho MK, Song YH, Park RC, Kim K. A novel SONOS structure of SiO2/SiN/Al2O3 with TaN metal gate for multi-giga bit flash memories. In: Proceedings of the IEEE International Electron Devices Meeting 2003; 2003 Dec 8‒10; Washington, DC, USA. New York City: IEEE; 2003. p. 613‒6. . 10.7567/ssdm.2002.a-6-2
[4]

Kim K. Silicon technologies and solutions for the data-driven world. In: Proceedings of the 2015 IEEEInternational Solid-State Circuits Conference ISSCC) Digest of Technical Papers; 2015 Feb 22‒26; San Francisco, CA, USA. New York City: IEEE; 2015. p. 8‒14. . 10.1109/isscc.2015.7062845
[5]

Lee SY, Kim SM, Yoon EJ, Oh CW, Chung I, Park D, et al. A novel multi bridge-channel MOSFET (MBCFET): fabrication technologies and characteristics. IEEE Trans Nano Technol 2003;2(4):253‒7. . 10.1109/tnano.2003.820777
[6]

Ha D, Kim SH. Prospective innovation of DRAM, flash, and logic technologies for digital transformation (DX) era. In: Proceedings of the 2022 IEEESymposium on VLSI Technology and Circuits VLSI Technology and Circuits); 2022 Jun 12‒17; Honolulu, HI, USA. New York City: IEEE; 2022. p. 417‒8. . 10.1109/vlsitechnologyandcir46769.2022.9830465
[7]

Ha D, Lee W, Cho MH, Terai M, Yoo SW, Kim H, et al. Highly manufacturable, cost-effective, and monolithically stackable 4F2 single-gated IGZO vertical channel transistor (VCT) for sub-10 nm DRAM. In: Proceedings of the 2023 International Electron Devices Meeting (IEDM); 2023 Dec 9‒13; San Francisco, CA, USA. New York City: IEEE; 2023. p. 1‒4. . 10.1109/iedm45741.2023.10413772
[8]

Park S, Oh G, Yoo B, Jeong M, Lee K, Lee S, et al. Self-aligned in 2pitch cell array transistor (S2CAT) for 4F 2 based DRAM generation extension. In: Proceedings of the 2023 International Electron Devices Meeting (IEDM); 2023 Dec 9‒13; San Francisco, CA, USA. New York City: IEEE; 2023. p. 1‒4. . 10.1109/iedm45741.2023.10413704
[9]

Han JW, Park SH, Jeong MY, Lee KS, Kim KN, Kim HJ, et al. Ongoing evolution of DRAM scaling via third dimension-vertically stacked DRAM. In: Proceedings of the 2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits); 2023 Jun 11‒16; Kyoto, Japan. New York City: IEEE; 2023. p. 1‒2. . 10.23919/vlsitechnologyandcir57934.2023.10185290
[10]

Lim S, Kim T, Myeong I, Park S, Noh S, Lee SM, et al. Comprehensive design guidelines of gate stack for QLC and highly reliable ferroelectric VNAND. In: Proceedings of the 2023 International Electron Devices Meeting (IEDM); 2023 Dec 9‒13; San Francisco, CA, USA. New York City: IEEE; 2023. p. 1‒4. . 10.1109/iedm45741.2023.10413820
[11]

Park J, Park J, Hwang K, Yun J, Kim D, Park S, et al. Highly manufacturable self-aligned direct backside contact (SA-DBC) and backside gate contact (BGC) for 3-dimensional stacked FET at 48 nm gate pitch. In: Proceedings of the 2024 IEEE Symposium on VLSI Technology & Circuits; 2024 Jun 16‒20; Honolulu, HI, USA. New York City: IEEE; 2024. . 10.1109/vlsitechnologyandcir46783.2024.10631556
AI Summary AI Mindmap
PDF (2475KB)

3518

访问

0

被引

详细
导航
相关文章

AI思维导图

/

〈 〉