面向波束自动跟踪双向无线通信的CMOS反向阵芯片

郭嘉诚 ,  沈一竹 ,  董国庆 ,  韩壮 ,  胡三明

工程（英文） ›› 2024, Vol. 37 ›› Issue (6) : 212 -223.

PDF (4209KB)
工程（英文） ›› 2024, Vol. 37 ›› Issue (6) : 212 -223. DOI: 10.1016/j.eng.2023.12.010
研究论文

面向波束自动跟踪双向无线通信的CMOS反向阵芯片

作者信息 +

A Retrodirective Array Enabled by CMOS Chips for Two-Way Wireless Communication with Automatic Beam Tracking

Author information +
文章历史 +
PDF (4309K)

摘要

本文提出并演示了一种可自动跟踪波束的双向无线通信反向阵（RDA）。该RDA通过专用芯片设计实现，该芯片采用国产互补金属氧化物半导体（CMOS）工艺制造。高度集成的CMOS芯片包含接收（Rx）链、发射（Tx）链以及一个独特的跟踪锁相环（PLL），可用于RDA中关键的共轭相位恢复。本文还提出了一种减小常规RDA波束指向误差（BPE）的方法。为了实验验证上述创新方案，本文在2.4 GHz低频段演示了RDA 接收机芯片和发射机芯片之间的双向通信，其中片上正交耦合器实现了23 dBc非反向信号抑制。实验结果表明，采用国产低成本0.18 μm CMOS工艺自研的RDA芯片，可实现±40°波束自动跟踪，并降低波束指向误差。研制的RDA CMOS芯片面积紧凑，仅为4.62 mm2，功耗低至0.15 W。据作者所知，这是首款全定制CMOS RDA芯片，该芯片可用于双向无线通信，无需复杂波束控制系统，便可实现波束自动跟踪功能。

Abstract

This article proposes and demonstrates a retrodirective array (RDA) for two-way wireless communication with automatic beam tracking. The proposed RDA is enabled by specifically designed chips made using a domestic complementary metal-oxide semiconductor (CMOS) process. The highly integrated CMOS chip includes a receiving (Rx) chain, a transmitting (Tx) chain, and a unique tracking phase-locked loop (PLL) for the crucial conjugated phase recovery in the RDA. This article also proposes a method to reduce the beam pointing error (BPE) in a conventional RDA. To validate the above ideas simply yet without loss of generality, a 2.4 GHz RDA is demonstrated through two-way communication links between the Rx and Tx chains, and an on-chip quadrature coupler is designed to achieve a non-retrodirective signal suppression of 23 dBc. The experimental results demonstrate that the proposed RDA, which incorporates domestically manufactured low-cost 0.18 μm CMOS chips, is capable of automatically tracking beams covering ±40° with a reduced BPE. Each CMOS chip in the RDA has a compact size of 4.62 mm2 and a low power consumption of 0.15 W. To the best of the authors’ knowledge, this is the first research to demonstrate an RDA with a fully customized CMOS chip for wireless communication with automatic beam tracking.

关键词

波束自动跟踪 / 互补金属氧化物半导体 / 反向阵 / 双向通信

Key words

Automatic beam tracking / CMOS / Retrodirective array / Two-way communication

Highlight

• This article proposed a highly integrated retrodirective array (RDA) for two-way wireless communication.

• The proposed RDA features automatic beam tracking and reduced beam pointing error.

• Notably, this implementation of the RDA is the first to utilize fully customized CMOS chips.

引用本文

引用格式 ▾
郭嘉诚,沈一竹,董国庆,韩壮,胡三明. 面向波束自动跟踪双向无线通信的CMOS反向阵芯片[J]. 工程（英文）, 2024, 37(6): 212-223 DOI:10.1016/j.eng.2023.12.010

登录浏览全文

4963

注册一个新账户 忘记密码

1 引言

波束扫描在增强信号强度和空间效率方面潜力巨大，这也使其成为全球关注和研究的重要课题。通过先进的天线阵列技术，可以将电磁波聚焦到特定方向进行发射和接收，从而最大限度地提高目标方向的信号功率，同时对来自其他方向的干扰进行抑制。该功能在无线通信和雷达等各种应用上拥有巨大前景，这些应用需要改善信号质量，增加覆盖范围，提高频谱效率[1‒3]。传统的相控阵架构采用相移技术来实现上述多种应用场景的波束扫描[4‒8]。然而，在射频和基带部分使用相移技术存在固有控制复杂性，同时也会产生相应开销。

针对上述难题，反向阵（RDA）具备自主跟踪来波信号并将其反向传输至信号源的独特优势[9‒11]。与相控阵不同，RDA在执行实时跟踪和波束转向时无需事先了解源位置。此外，RDA无需进行复杂的数字信号处理算法，而该算法通常对计算时间和功耗需求较高[12]。研究人员利用RDA的固有优势（如极简架构和实时跟踪），尝试突破传统相控阵的局限性，推进波束定向通信系统领域的发展。RDA能够与移动平台建立自动适应的通信链路，因此在移动通信等领域前景广阔[13‒17]。RDA同样吸引了射频识别（RFID）、传感器和雷达应用等领域研究人员的关注[18‒20]。此外，采用RDA技术的通信系统即使在具有多信号路径的环境中，也可以提供额外的数据保护，拦截来自非预期方向的干扰/窃听[21‒22]。

根据其实现原理，RDA主要分为两类：非相位共轭RDA和相位共轭RDA。非相位共轭结构通常称为Van Atta结构[23]，如图1（a）所示，可通过对称天线对之间的延迟线来实现信号反向。而相位共轭RDA通常为Pon结构[24]，它采用混频器实现相位共轭[25]，如图1（b）所示，通过该方法，重新传输的信号在入射波的方向上进行相干叠加。值得注意的是，与Van Atta结构相比，Pon结构在元件布置方面具有灵活性。但是，传统Van Atta和Pon 型RDA都不支持双向通信，因为它们仅可接收连续波（CW）信号而不能接收调制信号[26‒27]；同时它们自身存在不可避免的波束指向误差（BPE）。此外，文献中报道的RDA依赖于分立模块，这也导致系统体积庞大且笨重[28‒33]。

为解决上述问题，本文提出了一种高度集成的双向通信RDA架构。如图1（c）所示，本文所提出的RDA可实现波束自动跟踪和转向，从而建立稳定的双向通信链路。在高度集成的互补金属氧化物半导体（CMOS）芯片中，跟踪锁相环（PLL）具备移除调制信息后恢复RDA基本共轭相位的能力。本文的主要贡献如下：①首次实现了用于双向无线通信的CMOS RDA专用芯片；②首次在芯片上实现集总元件正交耦合器，可抑制RDA中不需要的非反向信号；以及③首次提出RDA中发射波束指向误差降低方法。

本文的其余部分安排如下：第2节对本文提出的RDA进行了分析，并对其系统架构进行介绍；第3节分析和介绍了降低RDA波束指向误差的方法；第4节对CMOS专用芯片中的电路模块设计进行了介绍；第5节给出了CMOS专用芯片及其RDA架构的实验结果；最后，第6节对本文进行了总结。

2 本文提出的RDA架构

如图2所示，本文所提出的RDA由低成本CMOS专用芯片、用于接收移动用户信号的左旋圆极化（LHCP）天线阵列以及用于转发信号的右旋圆极化（RHCP）天线阵列组成。每个接收天线阵元与CMOS芯片相连，然后连接至发射（Tx）通道中的相应阵元。该RDA中各通道一致，以便于将其扩展成为大型一维或二维阵列。

信号处理过程（包括相位共轭）通过CMOS芯片实现。Pon型RDA所需的相位共轭可通过低噪声放大器（LNA）后的下变频混频器实现。混频器在相位ϕ输入信号 c o s   ω R F t，并与本振（LO）信号（ c o s   ω L O 1 t）混频。混频器的输出如下：

v I F = V R F c o s   ω R F t + ϕ V L O 1 c o s   ω L O 1 t       = 1 2 V R F V L O 1 c o s   ω L O 1 + ω R F t   +   ϕ         +   c o s   ω L O 1   -   ω R F t   -   ϕ   

式中，v IF为中频（IF）信号；V RF为输入信号的幅度；ω RF为输入信号的频率；ϕ为输入信号的相位；V LO1为LO信号的幅度；ω LO1为LO信号的频率。

通过低通滤波器后，高频分量被滤除，保留等式（1）中带有共轭相位（‒ ϕ）的第二项。

在双向通信中利用Pon型结构颇具挑战，既要准确地恢复载波的共轭相位（‒ ϕ），又要去除调制数据。针对该挑战，本文提出的RDA采用调幅信号作为接收（Rx）信号，使得数据调制影响信号的幅度而非相位。在CMOS芯片内，采用整形电路将放大的IF1信号转换为方波信号，从而消除调幅数据（详见第4节）。

鉴频鉴相器（PFD）、电荷泵（CP）、环路滤波器（LF）和正交压控振荡器（QVCO）构成跟踪PLL，可对IF1方波信号的相位进行恢复。QVCO可以再次产生高功率、低相位噪声信号，并进行转发。该信号的频率和相位与IF1信号相同：

v V C O = V V C O c o s   ( ω V C O t - ϕ ) = V V C O c o s   ( ( ω L O 1 - ω R F )    t - ϕ )

式中，v VCO为QVCO的输出信号；V VCO为QVCO信号的幅度；ω VCO为QVCO信号的频率。

不同于传统压控振荡器（VCO），QVCO可在无正交耦合器的情况下直接产生正交信号。QVCO分别为两个上变频混频器提供正交信号。混频器A的输出如下：

v A = V V C O c o s   ω V C O t - ϕ V I F 2 c o s   ω I F 2 t       = 1 2 V V C O V I F 2 c o s   ω I F 2 + ω V C O t - ϕ        + c o s   ω I F 2 - ω V C O t + ϕ

混频器B的输出如下：

v B   = V V C O c o s   ω V C O t - ϕ + 90 ° V I F 2 c o s   ω I F 2 t       = 1 2 V V C O V I F 2 c o s   ω I F 2 + ω V C O t - ϕ + 90 °       + c o s   ω I F 2 - ω V C O t + ϕ - 90 °

式中，v A为混频器A的输出信号；v B为混频器B的输出信号；V IF2为IF2信号的幅度；ω IF2为IF2信号的频率。

混频器输出共轭相位‒ ϕ的上边带为RDA的反向重传信号，而混频器输出相位+ ϕ的下边带是非反向信号。由于具有高Q因子的片上带通滤波器很难实现，因此在芯片上将这两部分分离颇具挑战。本文提出的CMOS专用芯片采用片上正交耦合器来抑制非反向部分。经过耦合器后，混频器B的输出变为

v B ' = 1 2 V V C O V I F 2 c o s   ω I F 2 + ω V C O t - ϕ + c o s   ω I F 2 - ω V C O t + ϕ - 180 °

等式（3）和等式（5）的第二项互为180°；因此，反相叠加使其相互抵消。耦合器的输出为 V V C O V I F 2 c o s   ( ( ω I F 2 + ω V C O )   t - ϕ   )，此处仅包含共轭相位为‒ ϕ的上边带。随后，信号被功率放大器（PA）放大，并由RHCP天线发射。由于相位‒ ϕ与输入信号的相位共轭，Tx阵列会将波束转向导频信号发射方向。

3 BPE分析

在RDA的实际应用中可以观察到，重新发射波束的角度与接收导频信号波束的角度存在偏差。这种偏差通常称为BPE，该偏差随到达阵列的接收导频信号角度变大而增加，因此BPE是RDA的重要参数。在典型情况中，RDA可接受的最大BPE为5° [34]。但在具体应用中BPE的要求可能存在差异。例如，卫星通信要求BPE小于波束宽度的5%。

对于图3（a）所示的传统RDA，参考文献[35]中提出的有源元件方法[等式（6）]可用于精确获得模式E RDA：

E R D A = ∑ i = - N / 2 N / 2 g c i ϕ t I i e x p   j ( ω t   +   ψ ) e x p   j [ 2 π x i λ ( s i n   ϕ t   -   s i n   ϕ r ) ]

式中，N为天线单元总数；j为虚部；λ为信号波长；ϕ r为以给定的双基站扫描角度到达阵列的接收导频信号的角度；xi 为第i个元件距阵列中心的距离；ϕ t为方位角，用作E RDA计算中的自变量；ψ为恒定路径长度；   g c i ( ϕ t )和Ii 分别为第i个单独有源元件模式和馈电电流。

如图3（b）所示，可设计两个不同的天线阵列用于不同的接收和转发频率，这时等式（6）变为：

E R D A = ∑ i = - N / 2 N / 2 g c i t ϕ t I i e x p   j ( ω t   +   ψ ) e x p   j [ 2 π ( x t i λ t s i n   ϕ t - x r i λ r s i n   ϕ r ) ]

式中，λ t和λ r分别为转发信号和接收信号的波长；   x t i和 x r i分别是第i个元件距Tx阵列和Rx阵列中心的距离； g c i t ( ϕ t )表示第i个单独有源Tx元件模式。

x t i λ t = x r i λ r

当λ t、λ r、 x t i和 x r i满足等式（8）时，由波长不等造成的指向误差被消除。然而，实际天线（如贴片天线）——而非理想情况下的各向同性天线——同样会产生BPE。天线元件的 g c i t ( ϕ t )在偏离瞄准线的角度处会产生增益降低，进而使得重传波束的指向角度小于ϕ r [34]。此外，随着到达角ϕ r增加，由 g c i t ( ϕ t )造成的BPE也随之增加。阵列尺寸或天线阵元的波束宽度增大可以降低由 g c i t ( ϕ t )引起的BPE。然而，阵列尺寸的扩展增加了成本，且天线单元的波束宽度的增加也受物理条件掣肘。

本文所提出的RDA通过优化Tx阵列的d t来降低上述BPE。当阵列元件数N为偶数时，间距d t为2 x t i/(2i ‒ 1)。当阵列元件数N为奇数时，d t为 x t i/i。根据等式（7），为了使E RDA达到最大值，sin ϕ t随着 x t i的减小而增大，即重传波束的指向角随着d t的减小而增大。因此，抵消了 g c i t ( ϕ t )产生的BPE。

本文采用圆极化贴片天线阵列对BPE的分析结果以及提出的RDA的分析结果进行验证。简单起见，在不失一般性的前提下，LHCP Rx和RHCP Tx天线阵列的工作频率分别设置为2.4 GHz和2.5 GHz。它们的正交极化提高了接收和发射前端之间的隔离度。为了便于进行BPE比较，阵列为一维设计结构，由4 × 1切角微带贴片组成，通过相对介电常数为3.55的Rogers RO4003C基板加工实现。

Rx阵列的阵元间距（d r）设为75 mm。如图4（a）所示，使用电子设计自动化（EDA）软件可获得不同间距（d t）的Tx阵列的仿真转发信号角度与接收信号角度的对比。该分析还考虑了Tx天线元件之间的相互耦合。根据等式（8），计算得出阵元间距为72 mm。当Tx阵列的间距设置为68 mm时，仿真BPE与间距为72 mm的Tx阵列相比变得更小。进一步减小d t会使重传信号的波束指向角增加；这将导致其超过接收信号角度，进而增加BPE，如图4（b）所示。因此，2.5 GHz Tx阵列的间距选择为68 mm。

4 关键模块

为了验证该结构，本文设计了一款采用国产低成本0.18 μm CMOS工艺的高集成度芯片。在演示中，CMOS芯片的工作频率为2.4 GHz。图5（a）展示了差分共栅（CG）低噪声放大器的设计。如图5（b）所示，本文所提出的CG LNA具有宽输入匹配功能。LNA采用电容交叉耦合共栅结构，采用g m提升技术，提高增益以及降低噪声系数（NF）[36]。极性相反的差分信号通过电容器C c耦合到晶体管的栅极，从而增大了栅极到源极电压摆幅，并提高了晶体管的有效跨导G m。电容交叉耦合共栅结构中晶体管的G m如下：

G m = 1 + A g m = C g s + 2 C c C g s + C c g m

即G m为原始g m的（1+A）倍，A等于C c/(C c+C gs)，其中C gs是从栅极到源极的寄生电容。当C c ≫ C gs时，A最大为1；也就是说，G m为原始g m的两倍。随着有效跨导和增益的增加，噪声因子减小。该结构的噪声系数F 1为1+(F ‒ 1)/(1+A)，其中F为传统CG放大器的噪声系数。仿真的最小NF（NFmin）如图5（c）所示。可以看出，NFmin随着C c增加而减小。但是，当C c超过2 pF并继续增加时，NFmin的降低幅度变化较小。为了在不显著增加布局面积的情况下提高噪声性能，C c选择为2 pF。对称电感L 1和L in分别选择19.00 nH和4.48 nH。

图6（a）显示了本文所提出的有源巴伦的下变频混频器的示意图。p沟道晶体管M 3和M 4用作分流电流源，同时也作为跨导放大器级的一部分。p沟道金属氧化物半导体（PMOS）可实现跨导级G m（g mn + g mp，其中g mn为n-金属氧化物半导体晶体管的g m， g mp为p沟道PMOS晶体管的g m）的增加，进而降低噪声，提高增益[37]。LO信号通过控制M 5~M 8的栅极进行开关操作。额外的分流电流源还可以降低通过开关级所需电流，从而增大负载电阻，提高增益。电阻电容（RC）并联结构用作混频器以及输出缓冲器的负载。连接到VDD的电容可对RF和LO泄漏以及高频混频产物进行抑制，同时保留共轭相位的低频混频产物。本研究设计了一个由CG/共源放大器对组成的有源巴伦，可为混频器提供差分LO信号。与输入信号相比，共源放大器在漏极产生反相输出信号，而CG放大器则产生与输入信号同相的输出信号，从而产生180°相位差。通过电容和偏置优化，可进一步将有源巴伦的不平衡度降至最低。与无源巴伦相比，有源巴伦拥有更宽的工作带宽以及更紧凑的芯片面积。有源巴伦的仿真结果如图6（b）所示。

如图7（a）所示，在共源放大器之后，设计了一个施密特触发器作为整形电路。使用四个串联反相器以确保将输入波形转换为方波，从而有效消除幅度调制。之后，该方波被用作PFD的参考时钟信号。R 2用作反馈电阻。图7（b）显示了整形电路的波形转换过程。阈值电压V T+和V T‒分别为(1+R 1/R 2)V th和(1‒R 1/R 2)V th，其中V th为反相器的阈值电压。利用这一特性，施密特触发器可以输出理想的方波信号，有效抵抗输入电压波动造成的干扰。R 1和R 2分别取值300 Ω和10 kΩ，因此V T+和V T‒分别为0.93 V和0.87 V。

如图8（a）所示，边缘触发式PFD使用改进的D触发器（DFF）和一个与门。复位脉冲的宽度由与门的时间延迟决定。通过适当的设计，DFF型PFD可消除死区，使相位检测范围达到±360°。如图8（b）所示，带有动态负反馈的CP可以减小充放电电流失配。例如，当输出电压V tune增加时，通过M9~M10和M14~M15的交叉连接可同时抑制M18~M19的栅极电压，调整充放电电流匹配。在没有运算放大器（OP-AMP）的情况下，该CP更节能。

环形振荡器的设计目的是为混频器A和B提供正交信号，同时为PFD提供反馈信号。如图9（a）所示，它由四个具有90°延迟的差分双延迟单元组成。差分结构具有降低电源注入相位噪声的优点[38]。如图9（b）所示，采用双延迟结构可以达到更宽的调谐范围。在图中，负偏斜延迟路径用蓝线表示，正常延迟路径则用黑线表示。负偏斜延迟路径与当前延迟级之前的两级相连。简单的反相器用于隔离输出端口和延迟单元。QVCO的仿真调谐范围为25~144 MHz。

图10为混频器A或B的示意图。它们的结构与图6（a）中的下变频混频器基本相同。混频器的负载采用LC并联结构，调谐频率为2.5 GHz。混频器A和混频器B的差分输入信号由相同的有源巴伦提供，其设计与图6（a）中的有源巴伦相同。差分LO信号由QVCO提供，如图9（b）所示。

本文提出的集总元件正交耦合器的结构如图11（a）所示。端口2、3和4分别为直接端口、耦合端口与隔离端口。本文考虑了导线的寄生电容（C p）。L 1和C 1分别为3.3 nH和866 fF。与由四分之一波长传输线组成的耦合器相比，本文的耦合器占用的芯片面积非常小，仅为0.22 mm2。因此，集总元件正交耦合器非常适用于片内集成。图11（b）和（c）显示了所提出的集总元件正交耦合器的仿真S参数。仿真|S 21|和|S 31|在2.5 GHz时为‒4.1 dB。通过采用更高Q值的无源器件可以降低耦合器的损耗。

图12（a）展示了采用级联配置进一步放大输出信号的A类PA。输入端口采用电容-电感-电容网络与正交耦合器相匹配。如图12（b）和（c）所示，在2.5 GHz下，PA的仿真增益和输出1 dB压缩点分别为19 dB和7.9 dBm。

5 实验测试

为了对本文提出的RDA的性能进行全面评估，本文进行了各种细致测试，包括CMOS芯片测试、芯片的双向通信性能评估以及专门用于测试RDA反向性能的波束转向测试。最后，进行了视频传输实时无线通信演示，进一步凸显了该系统的移动通信能力。

5.1 CMOS芯片测试

专门设计的电路芯片采用低成本的0.18 μm CMOS工艺加工；包括所有焊盘在内，每个芯片的尺寸为1.4 mm × 3.3 mm。图13提供了加工完成的CMOS芯片显微照片。为符合设计规则检查（DRC），芯片内含多个填充块/哑元。加工后的CMOS芯片随后被焊接在厚度为0.5 mm的FR-4印刷电路板上。

在1.8 V电源电压下，测得该芯片的总功耗为151.2 mW。首先对LNA和下变频混频器的性能进行了评估。图14（a）显示了混频器的输出功率与LNA的输入功率的测试值对比，输入频率为2.4 GHz，LO1频率为2.45 GHz。有源巴伦输入端口的LO1信号功率电平设置为0 dBm。接收前端在2.4 GHz附近的转换增益为21.3 dB，输入1 dB压缩点为‒29 dBm。图14（b）显示了仿真和测试的QVCO输出频率与控制电压的关系。当控制电压从1.2 V变为1.8 V时，QVCO可从25 MHz调至135 MHz。如图15（a）所示，100 kHz时QVCO的实测相位噪声为‒93 dBc·Hz-1。该量级的低相位噪声不会对BPE产生严重影响。

图15（b）显示了PA输出信号的频谱。QVCO频率设定为50 MHz，IF2频率设定为2.45 GHz。在频谱中，上边带（USB）对应的是期望的转发信号，而下边带（LSB）代表非反向信号。校准后，测得所需信号的输出功率为0 dBm，测得LSB抑制为23 dBc。

使用图16（a）所示的设置，进一步对CMOS芯片的灵敏度进行了评估。LO1信号和IF2信号均设置为2.45 GHz。当输入信号频率范围为2.37~2.42 GHz时，芯片的跟踪PLL工作正常，输出信号频率范围为2.47~2.52 GHz。测得的CMOS芯片灵敏度约为‒54 dBm。当输入功率低于此灵敏度水平时，跟踪PLL无法对IF1载波的相位进行恢复。灵敏度值主要受限于IF放大器的转换增益。为了获得更好的灵敏度，IF放大器可以采用多级放大配置或高增益放大结构。

为评估所提出的CMOS芯片的通信能力，本文进行了一次双向通信测试，如图16（b）所示。连接计算机的通用软件无线电外设（USRP）进行信号调制/解调。在该测试设置中，输入信号载波频率调幅至2.4 GHz，调制指数为0.5。USRP从下变频混频器接收50 MHz信号进行调幅解调。如图17（b）所示，调幅解调后的波形与100 Kb·s-1伪随机参考信号非常吻合。

为了评估发射器前端的通信性能，我们利用QPSK/16QAM将IF2信号调制到2.45 GHz载波频率上。将来自QVCO的50 MHz载波恢复信号与调制信号混合。USRP从PA接收2.5 GHz信号以进行解调。解调信号的性能如图18的测试星座图所示。

5.2 反向性能

如图19所示，本文进行了双基站波束转向测试，以验证所提RDA的波束自动跟踪能力。使用2.4 GHz连接到信号发生器的LHCP微带贴片天线向RDA发送导频信号。另一端，使用2.5 GHz连接到频谱分析仪的RHCP贴片天线来接收从RDA发回的信号。不同工作频率和极化状态避免了从Tx贴片到Rx贴片的直接功率耦合。为了精确控制RDA的接收信号角度，RDA的Rx阵列与Tx贴片天线设置为固定角度。随后在方位角平面内对受试RDA的Tx阵列进行旋转以测试辐射模式。

图20比较了不同接收信号角度下的仿真和测试的辐射方向图。测试结果表明，本文所提的RDA可以在±40°范围内根据导频信号的方向自动调整波束指向。图21显示，Tx阵元间距为68 mm的RDA的BPE要小于间距为72 mm的RDA。这些测试证实了所提出的方法在降低RDA的BPE方面的有效性，该方法可使RDA获得更广泛的应用。

5.3 RDA无线通信演示

如图22展示了室内场景下的无线通信演示，测试了动态环境中的RDA性能。在该实验中，Rx和Tx天线放置于推车上，以模拟移动用户设备（UE），而RDA Tx和Rx阵列垂直放置于转台上。Tx阵列的阵元间距为68 mm。采用NI USRP设备对信号进行调制和解调，并使用信号发生器向RDA提供LO信号。

将RDA的Tx阵列和Rx阵列在方位平面中同时旋转，以测试Rx天线的接收功率。图23（a）所示的测试结果表明，所提RDA的3 dB波束宽度达到90°。该波束宽度可确保移动用户在大视野范围内能够始终接收高功率信号。使用波束宽度更宽的Tx天线将进一步扩大RDA的波束覆盖范围。

在演示过程中，移动用户的Tx天线向RDA发送调幅导频信号，使RDA与移动用户之间建立自动适应的通信链路，实现视频传输。更重要的是，即使推车在移动过程中，视频传输速率始终保持在36 Mb·s-1，这表明RDA系统具有很强的鲁棒性和稳定性。

6 结论

本文提出了一种高度集成的、可用于波束自动跟踪的双向通信RDA。所提出的RDA首次使用自研全定制CMOS芯片。得益于其独特的架构，该款RDA芯片的灵敏度为‒54 dBm，非反向信号抑制为23 dBc。对采用该CMOS芯片的RDA性能进行了实测评估，结果表明，在波束自动跟踪范围内，其覆盖范围可达±40°，3 dB波束宽度为90°。本文还提出了一种简单易行的方法以降低传统RDA产生的BPE，并通过实验对该方法的有效性进行了验证。整个RDA的总功耗仅为0.6 W。无线通信演示表明，所提出的CMOS RDA为移动通信提供了一种前景广阔的解决方案，在实时自动跟踪和波束转向方面性能更优。此外，所提出的RDA具有向更高频段扩展的潜力。

参考文献

原文顺序 | 出版日期 | 本文引用
[1]

Yu Y, Chen Z, Zhao C, Liu H, Wu Y, Yin WY, et al. A 39 GHz dual-channel transceiver chipset with an advanced LTCC package for 5G multi-beam MIMO systems. Engineering 2023;22:125‒40. . 10.1016/j.eng.2022.04.023
[2]

Mittra R, Nasri A, Arya RK. Wide-angle scanning antennas for millimeter-wave 5G applications. Engineering 2022;11:60‒71. . 10.1016/j.eng.2021.10.017
[3]

Wang ZX, Yang H, Shao R, Wu JW, Liu G, Zhai F, et al. A planar 4-bit reconfigurable antenna array based on the design philosophy of information metasurfaces. Engineering 2022;17:64‒74. . 10.1016/j.eng.2022.03.019
[4]

Wang Y, Wu R, Pang J, You D, Fadila AA, Saengchan R, et al. A 39-GHz 64-element phased-array transceiver with built-in phase and amplitude calibrations for large-array 5G NR in 65-nm CMOS. IEEE J Solid State Circuits 2020;55(5):1249‒69. . 10.1109/jssc.2020.2980509
[5]

Chi T, Park JS, Li S, Wang H. A millimeter-wave polarization-division-duplex transceiver front-end with an on-chip multifeed self-interference-canceling antenna and an all-passive reconfigurable canceller. IEEE J Solid State Circuits 2018;53(12):3628‒39. . 10.1109/jssc.2018.2878823
[6]

Guan X, Hashemi H, Hajimiri A. A fully integrated 24-GHz eight-element phased-array receiver in silicon. IEEE J Solid State Circuits 2004;39(12):2311‒20. . 10.1109/jssc.2004.836339
[7]

Hashemi H, Guan X, Komijani A, Hajimiri A. A 24-GHz SiGe phased-array receiver-LO phase-shifting approach. IEEE Trans Microw Theory Tech 2005;53(2):614‒26. . 10.1109/tmtt.2004.841218
[8]

Kibaroglu K, Sayginer M, Rebeiz GM. A low-cost scalable 32-element 28-GHz phased array transceiver for 5G communication links based on a 2 × 2 beamformer flip-chip unit cell. IEEE J Solid State Circuits 2018;53(5):1260‒74. . 10.1109/jssc.2018.2791481
[9]

Fusco VF, Karode SL. Self-phasing antenna array techniques for mobile communications applications. IEE. Electron Commun Eng J 1999;11(6):279‒86. . 10.1049/ecej:19990608
[10]

Skolnik M, King D. Self-phasing array antennas. IEEE Trans Antennas Propag 1964;12(2):142‒9. . 10.1109/tap.1964.1138179
[11]

Malyuskin O, Fusco VF. Ultracompact retrodirective antenna arrays with superdirective radiation patterns. IEEE Trans Antennas Propag 2016;64(7):2923‒35. . 10.1109/tap.2016.2560922
[12]

Fusco V, Buchanan N. Developments in retrodirective array technology. IET Microw Antennas Propag 2013;7(2):131‒40. . 10.1049/iet-map.2012.0565
[13]

Miyamoto RY, Itoh T. Retrodirective arrays for wireless communications. IEEE Microw Mag 2002;3(1):71‒9. . 10.1109/6668.990692
[14]

DiDomenico LD, Rebeiz GM. Digital communications using self-phased arrays. IEEE Trans Microw Theory Tech 2001;49(4):677‒84. . 10.1109/22.915442
[15]

Buchanan NB, Fusco VF, van der Vorst M. SATCOM retrodirective array. IEEE Trans Microw Theory Tech 2016;64(5):1614‒21. . 10.1109/tmtt.2016.2541121
[16]

Brennan PV. An experimental and theoretical study of self-phased arrays in mobile satellite communications. IEEE Trans Antennas Propag 1989;37(11):1370‒6. . 10.1109/8.43556
[17]

Ding Y, Buchanan NB, Fusco VF, Baggen R, Martínez-Vázquez M, van der Vorst M. Analog/digital hybrid delay-locked-loop for K/Ka band satellite retrodirective arrays. IEEE Trans Microw Theory Tech 2018;66(7):3323‒31. . 10.1109/tmtt.2018.2829714
[18]

Chan P, Fusco V. Bi-static 5.8 GHz RFID range enhancement using retrodirective techniques. In: Proceedings of 2011 41st European Microwave Conference; 2011 Oct 10‒13; Manchester, UK; 2011. . 10.23919/eumc17929.2011
[19]

Numan AB, Frigon JF, Laurin JJ. Wide field of view retrodirective millimeter wave antenna array with pulse modulation and orthogonal polarization states. IEEE Access 2022;8:221127‒37.
[20]

Zhou H, Hong W, Tian L, Jiang X, Zhu X, Jiang M, et al. A retrodirective antenna array with polarization rotation property. IEEE Trans Antennas Propag 2014;62(8):4081‒8. . 10.1109/tap.2014.2322892
[21]

Goshi DS, Leong KMKH, Itoh T. A secure high-speed retrodirective communication link. IEEE Trans Microw Theory Tech 2005;53(11): 3548‒56. . 10.1109/tmtt.2005.857107
[22]

Fusco VF, Buchanan NB. Retrodirective antenna spatial data protection. IEEE Antennas Wirel Propag Lett 2009;8:490‒3. . 10.1109/lawp.2009.2021078
[23]

Sharp E, Diab M. Van Atta reflector array. IRE Trans Antennas Propag 1960;8(4):436‒8. . 10.1109/tap.1960.1144877
[24]

Pon C. Retrodirective array using the heterodyne technique. IEEE Trans Antennas Propag 1964;12(2):176‒80. . 10.1109/tap.1964.1138191
[25]

ChenL,GuoYC, ShiXW, Zhang TL. Overview on the phase conjugation techniques of the retrodirective array. Int J Antennas Propag 2010;2010:564357. . 10.1155/2010/564357
[26]

Guo J, Shen Y, Ye K, Hu S. Differential retrodirective array with integrated circuits in low-cost 0.18 lm CMOS for automatic tracking. IEEE Trans Antennas Propag 2022;70(2):1587‒90. . 10.1109/tap.2021.3111206
[27]

Re PDH, Podilchak SK, Rotenberg SA, Goussetis G, Lee J. Circularly polarized retrodirective antenna array for wireless power transmission. IEEE Trans Antennas Propag 2020;68(4):2743‒52. . 10.1109/tap.2019.2952011
[28]

Shiroma GS, Miyamoto RY, Shiroma WA. A full-duplex dual-frequency selfsteering array using phase detection and phase shifting. IEEE Trans Microw Theory Tech 2006;54(1):128‒34. . 10.1109/tmtt.2005.860330
[29]

Guo J, Wang J, Hu S. Circularly polarized retrodirective array for far-field wireless power transfer. In: Proceedings of 2019 IEEEAsia-Pacific Microwave Conference; 2019 Dec 10‒13; Singapore; 2019. . 10.1109/apmc46564.2019.9038263
[30]

Fusco V, Buchanan NB. High-performance IQ modulator-based phase conjugator for modular retrodirective antenna array implementation. IEEE Trans Microw Theory Tech 2009;57(10):2301‒6. . 10.1109/tmtt.2009.2029033
[31]

Chepala A, Fusco V, Buchanan N. Active circular retro-directive array. IEEE Trans Antennas Propag 2019;67(10):6677‒9. . 10.1109/tap.2019.2927628
[32]

Shahi H, Masoumi N, Mohammad-Taheri M, Safavi-Naeini S. Dual-mode phase-conjugating/active Van Atta array design based on dual-band mixer/reflection amplifier. IEEE Trans Microw Theory Tech 2022;70(7):3629‒39. . 10.1109/tmtt.2022.3173963
[33]

Ettorre M, Alomar WA, Grbic A. 2-D Van Atta array of wideband, wideangle slots for radiative wireless power transfer systems. IEEE Trans Antennas Propag 2018;66(9):4577‒85. . 10.1109/tap.2018.2851197
[34]

Toh BY, Fusco VF, Buchanan NB. Assessment of performance limitations of Pon retrodirective arrays. IEEE Trans Antennas Propag 2002;50(10): 1425‒32. . 10.1109/tap.2002.802089
[35]

Toh BY, Fusco VF, Buchanan NB. Retrodirective array tracking prediction using active element characterisation. Electron Lett 2001;37(12):727‒8. . 10.1049/el:20010500
[36]

Zhuo W, Li X, Shekhar S, Embabi SHK, de Gyvez JP, Allstot DJ, et al. A capacitor cross-coupled common-gate low-noise amplifier. IEEE Trans Circuits Syst II 2005;52(12):875‒9. . 10.1109/tcsii.2005.853966
[37]

Lee SG, Choi JK. Current-reuse bleeding mixer. Electron Lett 2000;36(8):696‒7. . 10.1049/el:20000556
[38]

Park CH, Kim B. A low-noise, 900-MHz VCO in 0.6-lm CMOS. IEEE J Solid State Circuits 1999;34(5):586‒91. . 10.1109/4.760367
AI Summary AI Mindmap
PDF (4209KB)

4961

访问

0

被引

详细
导航
相关文章

AI思维导图

/

〈 〉