基于自旋电子存储器的物理不可克隆函数芯片的实验实现

张秀野; 姜传鹏; 殷加亮; 朱道乾; 王诗淇; 李赛; 张忠翔; 杜奥; 蔡文龙; 刘宏喜; 史可文; 曹凯华; 王昭昊; 赵巍胜

doi:10.1016/j.eng.2024.12.028

Engineering ›› 2025, Vol. 49 ›› Issue (6) : 141 -148. DOI: 10.1016/j.eng.2024.12.028

研究论文

基于自旋电子存储器的物理不可克隆函数芯片的实验实现

张秀野 ^a ,
姜传鹏 ^a ,
殷加亮 ^a ,
朱道乾 ^a ,
王诗淇 ^a ,
李赛 ^a ,
张忠翔 ^a ,
杜奥 ^a ,
蔡文龙 ^a ,
刘宏喜 ^b ,
史可文 ^a ,
曹凯华 ^a ,
王昭昊 ^a ,
赵巍胜 ^a

作者信息 +

Experimental Realization of Physical Unclonable Function Chip Utilizing Spintronic Memories

Author information +

文章历史 +

PDF (3791K)

摘要

近年来，物理不可克隆函数（physical unclonable function, PUF）作为物联网安防领域的轻量级解决方案受到了广泛关注。然而，传统基于互补金属氧化物半导体（complementary metal oxide semiconductor, CMOS）的PUF存在随机性不足、功耗与面积开销大、易受环境干扰导致其可靠性受限等问题。本研究成功在基于180 nm CMOS工艺制备的1 kb自旋轨道力矩磁阻存储器中实现了一种强PUF，其具备高可靠性、可重构性，并可有效抵御机器学习攻击。该强PUF通过一种存内计算的方法实现，其挑战-响应对的数量约为10⁹对。实验结果表明，所提出的PUF在各项性能指标上均接近理想值，其均匀性为50.07%，离散性为50%，唯一性为49.89%。并且，即便在375 K高温环境下，PUF的位错误率仍维持在0%。PUF的可重构性通过49.31%的重构汉明距离以及小于0.2的相关系数得到验证，展示出PUF输出对侧信道分析攻击的抗性。此外，在面对机器学习建模攻击时，该PUF的预测精度保持在理想值的50%左右。

Abstract

In recent years, physical unclonable function (PUF) has emerged as a lightweight solution in the Internet of Things security. However, conventional PUFs based on complementary metal oxide semiconductor (CMOS) present challenges such as insufficient randomness, significant power and area overhead, and vulnerability to environmental factors, leading to reduced reliability. In this study, we realize a strong, highly reliable and reconfigurable PUF with resistance against machine-learning attacks in a 1 kb spin-orbit torque magnetic random access memory fabricated using a 180 nm CMOS process. This strong PUF achieves a challenge–response pair capacity of 10⁹ through a computing-in-memory approach. The results demonstrate that the proposed PUF exhibits near-ideal performance metrics: 50.07% uniformity, 50% diffuseness, 49.89% uniqueness, and a bit error rate of 0%, even in a 375 K environment. The reconfigurability of PUF is demonstrated by a reconfigurable Hamming distance of 49.31% and a correlation coefficient of less than 0.2, making it difficult to extract output keys through side-channel analysis. Furthermore, resistance to machine-learning modeling attacks is confirmed by achieving an ideal accuracy prediction of approximately 50% in the test set.

关键词

物理不可克隆函数 / 自旋轨道力矩磁阻存储器 / 存内计算 / 可重构性 / 机器学习攻击

Key words

Physical unclonable function / Spin-orbit torque magnetic random access memory / Computing-in-memory / Reconfigurability / Machine-learning attack

引用本文

引用格式 ▾

张秀野,姜传鹏,殷加亮,朱道乾,王诗淇,李赛,张忠翔,杜奥,蔡文龙,刘宏喜,史可文,曹凯华,王昭昊,赵巍胜. 基于自旋电子存储器的物理不可克隆函数芯片的实验实现[J]. 工程（英文）, 2025, 49(6): 141-148 DOI:10.1016/j.eng.2024.12.028

登录浏览全文

4963

注册一个新账户忘记密码

1 引言

物联网（Internet of Things, IoT）的指数级增长给硬件安全带来了诸多挑战。受成本约束限制，IoT终端往往缺乏健全的加密机制[1‒3]。这种缺失使得存储于非易失性存储器（non-volatile memory, NVM）中的个人生物特征等私密数据更易遭受未授权访问与恶意攻击，进而可能导致敏感信息泄露并引发重大经济损失。物理不可克隆函数（physical unclonable function, PUF）作为一种有前景且高效的密码学原语，为上述问题提供了缓解途径。通常，每个 PUF 均由一组具有唯一映射关系的“挑战-响应对”（challenge-response pairs, CRP）所表征：对某一PUF输入特定“挑战”或查询，将得到该PUF个体所特有的“响应”。作为一种物理实体，PUF可充当IoT设备的“信任根”，类似于独一无二的指纹或身份证明[4‒7]。PUF利用标准制造工艺中固有的微小随机性，这些微小差异会体现在多种物理特性上，如门延迟、阈值电压以及易失性存储器上电后的初态趋势。由于复制这些制造差异极为困难，因此PUF天生具备抗克隆能力。与数字签名等传统硬件加密方法不同，PUF无需在NVM中存储密钥，也不必引入复杂的密码硬件组件。这一特性不仅显著降低能耗，还可缩小安全机制的面积开销，使PUF成为IoT设备的轻量级安全方案[8‒11]。

目前，主流的全电学PUF多依赖互补金属氧化物半导体（complementary metal oxide semiconductor, CMOS）技术，大致可分为三类：基于静态随机存取存储器的PUF [12‒14]、基于环形振荡器的PUF [16‒18]以及基于稳压共源共栅电流镜的PUF [18‒21]。但是，CMOS PUF仍存在面积开销较大、随机性受限以及易受环境影响导致较低可靠性等问题，从而影响其在IoT场景中的可行性。相比之下，基于新型NVM的PUF因功耗与面积较低、即便在单个器件内仍存在丰富的熵源且在多种工作条件下仍具有相对较高的可靠性，而愈发受到关注，显示出其在IoT场景中广泛应用的潜力[22‒27]。在多种NVM方案中，第三代磁阻存储器（MRAM）——自旋轨道力矩磁阻存储器（spin-orbit torque magnetic random access memory, SOT-MRAM）——凭借其与CMOS的良好兼容性、超快读写速度以及低能耗等优势脱颖而出[28‒32]。因此，基于SOT-MRAM的PUF正逐步成为IoT安全领域的潜在关键技术。

2018年，Chen等[33]首次采用非均匀刻蚀工艺在自旋轨道力矩（SOT）器件阵列中实现了一种模拟PUF。该工作通过非均匀刻蚀在CoFeB/MgO界面诱导随机磁化取向，进而比较器件间的反常霍尔电阻（R_AHE）来提取PUF的CRP。随后，在具有垂直磁各向异性的SOT器件中，Finocchio等[34]与Zhang等[35]利用磁矩沿易轴的随机进动特性实现了数字式SOT PUF。其实现方法为：先施加足够大的SOT电流将磁矩拉至面内方向进行初始化，随后撤去电流，磁矩将随机进动并最终指向+z/-z轴，最终在器件层面体现为利用不同的R_AHE值输出响应。工艺差异导致的磁畴壁钉扎位点的随机分布也被认为是SOT器件中的另一类熵源，可基于不同器件的R_AHE值生成响应[36‒38]。此外，亦有研究人员在插入反铁磁（antiferromagnetic）薄层以实现无场翻转的SOT器件中将翻转极性作为新的熵源，从而提升PUF的可靠性与鲁棒性[39‒40]。尽管取得了上述进展，这些工作的应用前景仍受限。一方面，这些工作大多采用提取分立霍尔条器件电阻结合数据后处理的方式实现PUF，而非芯片级实现；另一方面，所提出PUF多为弱PUF，易受物理攻击（如侧信道分析与探针攻击）[41‒42]或机器学习（ML）攻击[43‒44]，可能导致敏感信息泄露。此外，CRP的固定性限制了PUF的复用性，对用户隐私构成了潜在威胁。

本研究针对上述挑战，提出并实现了一种基于1 kb SOT-MRAM芯片的强、高可靠且可重构的PUF（记为 SOT-MRAM sr-PUF），能够抵御多种ML攻击（图1）。该PUF无需额外的逻辑功能电路设计，可直接依托存储芯片实现。其初始化方法为设定特定写入电压，使阵列中器件高/低阻态出现的概率约为50%。随后采用存内计算（computing-in-memory, CIM）策略，通过对不同列组合的电流求和并进行比较，生成1-bit响应。SOT-MRAM sr-PUF具有极为庞大的CRP空间（约为10⁹），且各项性能指标均接近理想基线。即使不引入掩蔽技术[8,45]、多重投票[24,46]或纠错码[47]等辅助手段，SOT-MRAM sr-PUF仍可获得很高的可靠性。可重构性通过可重构汉明距离（reconfigurable Hamming distance）与相关系数矩阵得到验证。针对ML建模攻击的抗性通过逻辑回归（logistic regression, LR）、支持向量机（support vector machine, SVM）与多层感知机（multilayer perceptron, MLP）算法加以评估并得到证明。

2 实验与方法

2.1 SOT-MRAM芯片表征

本研究采用180 nm CMOS工艺制备了一系列1 kb SOT-MRAM芯片，并对其芯片性能进行表征。图2（a）展示了芯片在光学显微镜下的顶视图。芯片集成了行/列地址译码器、两组SOT磁隧道结（magnetic tunnel junction, MTJ）阵列以及复用器电路。图2（b）给出了SOT-MRAM的基本单元，由一个Y型SOT-MTJ与三个晶体管构成。读字线（read word line, RWL）连接于SOT-MTJ的顶部，用于控制读信号。写字线（write word line, WWL）以及反相信号线（write word line bar, WWLB）与重金属层相连，用于控制写入。该3T1R单元设计能够抑制潜行电流路径，从而降低后续CRP提取过程中的误差。关于SOT-MTJ的膜层堆叠组成与器件特性，详见既有研究[48‒49]。由于制造工艺中的细微差异，阵列中各器件的阈值翻转电压不同，从而在给定写入电压下形成独特的电阻分布。制造工艺中的细微差异表现出固有的不可控性。为了验证不同芯片中开关阈值电压变化的重复性，我们制造了三个1 kb SOT-MRAM 芯片，如附录A中的图S1（a）~（c）所示。此外，我们还展示了每个芯片上阵列中所有单元的电阻随写入电压的变化曲线（R-V曲线），如图附录A中的图S1（d）~（f）所示。图2（c）展示了由平行（P）态翻转至反平行（AP）态以及由AP态翻转回P态两种情形下的阈值翻转电压的累计分布函数（cumulative distribution function, CDF）。上述结果提取自图S1（d）所示的R-V曲线。我们还随机选取了阵列中的6个器件进行了耐久性测试，如图2（d）所示。在施加1.5 V/100 ns的写脉冲并循环至10¹¹次后，所有器件均保持稳定的电阻状态，表明该芯片具有较长的使用寿命与良好的可靠性（其余6个器件在耐久测试前后的详细数据见附录A中的图S2）。

2.2 PUF CRP的设计方案

SOT-MRAM sr-PUF的CRP提取可分为两个阶段：PUF初始化与CRP生成。在PUF初始化阶段，首先对阵列中所有位单元施加± 1.5 V/100 ns的复位电压脉冲，将其设定为高阻态（high resistance state, HRS）或低阻态（low resistance state, LRS）。HRS的设定如图3（a）所示。随后，对PUF施加特定的写入电压脉冲（如0.9 V/100 ns），以在整个阵列中获得近似均匀的HRS/LRS分布，其对应的电阻分布见图3（b）。参考电流被设定为所有单元在0.1 V读电压下输出电流的中位数。为尽量减小中间阻态对PUF性能的影响，对每个单元执行回写操作。若某单元的读电流高于（或低于）参考电流，则将其重写为LRS（或HRS），如图3（c）所示。 CRP的生成采用CIM方法，如图3（d）所示。1-bit响应的提取流程为：先在阵列中随机选择16列；随后在两个读周期内对所有行施加读电压；将被选列与未选列的电流求和，并分别记录到寄存器1与寄存器2中；最终通过比较两个周期的电流求和结果来生成1-bit响应。该过程的时序图见图3（e）。为便于本文对CRP的表述，我们将列地址的选通状态作为挑战，由一个32-bit二进制数表示（被选中的列记为“1”，未选中的列记为“0”）；与之对应的响应则为1-bit二进制数（0或1）。

3 结果与讨论

3.1 SOT-MRAM sr-PUF性能评估

为评估单个PUF实例的性能，通常采用四项关键指标：均匀性（UF）、可靠性、扩散性（DF）与唯一性（UQ）[23,27]。本节对PUF输出的随机性进行分析。为便于表述，定义函数F(⋅) 表示对每个响应中“1”的计数，r_bits表示单次响应的比特数。以下各项测试均以256 bit的密钥长度为基准。

UF的评估涉及计算汉明距离（HD），即计算二进制字符串中“1”的数量。然而，由于响应长度的差异，直接比较不同PUF之间的HD较为复杂。因此，通常使用分数HD（定义为每个响应中“1”的概率）来评估UF。理想情况下，UF应为50%，以确保响应产生的“1”和“0”的概率没有偏差。其计算公式为

U F = 100 % × ∑ i = 1 N F r i / N × r b i t s

(1)

式中，N为CRP的总数；r_i 为对应的响应。

图4（a）显示了从10 000个密钥中获得的UF分数HD的频率分布。在正常测试条件下，总响应长度为256万比特（读取电压为0.1 V/100 ns，工作温度为300 K）。粉色虚线由高斯拟合得出，表示非常紧密的正态分布，标准差（σ）为6.41%，以50.07%的平均值（μ）为中心。这表明PUF响应中的“1”均匀分布，实现了近乎理想的UF值。

可靠性用于评估PUF实体的稳定性。当用作加密密钥时，PUF响应需要极高的稳定性，也就是说，在不同环境条件下对同一PUF实体施加相同的挑战，理想情况下应该产生相同的响应。然而，测试环境波动（如电源电压或工作温度的变化）可能会在重现响应过程中导致比特翻转。这些变化可以使用本机误码率（BER）来量化[25‒26]。图4（b）显示了阵列中电阻值和1000个输出响应的BER结果，测试温度范围为235~375 K。由于回写操作，SOT-MRAM sr-PUF中的BER值极低，接近理想值0，表现出极高的可靠性。此外，在BER结果的基础上，本文采用片内汉明距离（intra-HD）进一步量化输出密钥误差，其理想值为0。Intra-HD由公式（2）定义：

I n t r a - H D = 100 % × ∑ i = 1 N c y c l e s - 1 ∑ j = i + 1 N c y c l e s F m i ⨁ m j / (C N c y c l e s 2 × r b i t s)

(2)

式中，N_cycles表示在不同条件下进行的测试次数；m_i和m_j分别是PUF在相同挑战下从第i次和第j次测试中获得的响应。

由于强PUF可以生成大量CRP，因此使用DF来评估同一PUF实例中不同挑战响应之间的差异性。DF通常使用片间汉明距离（inter-HD）来测量，该距离是两个响应之间异或运算所得的“1”的数量，理想值为50%。DF可以使用公式（3）进行量化：

D F = 100 % × ∑ i = 1 N c h a l l e n g e s - 1 ∑ j = i + 1 N c h a l l e n g e s F n i ⨁ n j / (C N c h a l l e n g e s 2 × r b i t s)

(3)

式中，N_challenges表示输入到PUF实体的挑战数量；n_i和n_j分别表示第i个和第j个挑战的响应。

图4（c）展示了在正常测试条件下从1000个密钥（总HD为499 500）中提取的DF分数HD的直方图。高斯拟合显示出近乎理想的分布，μ为50%，σ为6.52%，表明从同一芯片中提取的密钥之间存在显著差异。

理想情况下，两个不同的PUF实体对同一挑战应该产生显著不同的响应。用于评估PUF实体之间独特性的指标是UQ，理想值设为50%。UQ的计算方式与DF类似，由公式（4）定义：

U Q = 100 % × ∑ i = 1 N c h i p - 1 ∑ j = i + 1 N c h i p F (d i ⨁ d j) / (C N c h i p 2 × r b i t s)

(4)

式中，N_chip表示PUF实体的总数；d_i 和d_j 分别表示第i个和第j个PUF实体的响应。

图4（d）展示了从五个芯片中提取的UQ统计结果，每个芯片在标准测试条件下接受了相同的1000次挑战。分数HD的高斯拟合呈现出近乎理想的分布，μ为49.89%，σ为12.62%，表明其具有优异的唯一性。此外，intra-HD是根据可靠性评估结果计算的。接近无限的inter-HD/intra-HD比率表明所提出的PUF具有理想的特性。

NIST SP800-22为应用最广的随机性评估套件之一，内含15个子测试，用以系统检验二进制序列的统计随机性。在本研究中，除了非重叠模板测试中的参数为获得更具统计意义的结果而调整为10外，其余参数均采用默认设置。图4（e）显示了从SOT-MRAM sr-PUF中提取的未经后处理的2.56 Mb响应流（即原始数据）的测试结果。所有测试指标均通过，表明其随机性足以满足实际密码应用的要求。此外，本文利用自相关函数（autocorrelation function, ACF）测试对PUF响应的空间相关性进行定量评估。图4（f）显示了长度为2.56 Mb的ACF测试结果。结果表明，大多数数据点位于置信区间内，这表明输入响应序列在滞后长度达到5000之前没有空间相关性。非常小的ACF值（平均值小于0.002）表示此熵源类似于理想的白噪声。上述结果说明，SOT-MRAM sr-PUF生成的响应近似相互独立，潜在攻击者几乎无法由已知CRP推断新的CRP。

3.2 SOT-MRAM sr-PUF攻击抵抗

PUF的CRP一旦初始化通常便不可更改，这限制了它们在不可信环境中的应用。为了对抗侧信道分析等潜在攻击，本文提出了一种基于写入电压变化的更新机制。该机制有助于实现可重构的PUF，可以动态刷新CRP，使攻击者收集的任何数据失效。

通过施加不同的写入电压，可调制阵列中HRS与LRS的分布。为验证可重构性，我们在同一枚PUF芯片上以10个不同幅值电压进行10轮重构操作。前五个循环的写入电压取值为-0.46~-0.50 V（步长为0.01 V），诱发器件从HRS至LRS的翻转。相反，对于第6~10个循环，电压范围为0.59~0.63 V，使器件从LRS转换回HRS。每轮重构操作完成后，都会施加复位电压，将所有阵列单元统一设置为HRS或LRS。这些周期中生成的CRP表现出与初始生成的CRP相同的高质量性能。为了量化不同周期内CRP的变化，引入了一个新的指标 reconfigure-HD（Re-HD）来评估可重构性。Re-HD由公式（5）定义：

R e - H D = 100 % × ∑ i = 1 M c y c l e s - 1 ∑ j = i + 1 M c y c l e s F (r e i ⨁ r e j) / (C M c y c l e s 2 × r b i t s)

(5)

式中，M_cycles表示实施的重构周期数；re _i 和re _j 分别表示在不同写入电压下第i个和第j个重构周期获得的PUF响应。

对单个芯片在10个不同周期间应用相同的1000个挑战，获得了总HD为45 000的Re-HD分布，如图5（a）所示。通过对Re-HD进行相应的高斯拟合不难看出，这是一个近乎理想的分布，其μ为49.31%，非常接近理想值50%。这说明不同周期产生的CRP彼此之间存在显著差异。接着，本文通过计算Pearson相关系数以分析不同重构周期响应之间的相关性。图5（b）显示了10个周期间的相关系数矩阵，结果表明重构后所得响应之间的相关系数均显著小于0.2，说明周期间的输出几乎不相关。上述结果表明，所实现的可重构PUF能够成功地产生相互不相关的CRP。

进一步地，计算条件概率Pr(b_i₊₁ = n|b_i = m) 以确定各周期的最小熵，其中b_i₊₁和b_i 分别表示响应re _i+₁与re _i 中对应位置的比特，m和n为0或1。最小熵

H ∞

量化了不同循环之间的熵损失，如公式（6）[25]所示：

H ∞ b i + 1 | b i = - l o g {E m ← b i [m a x n P r [b i + 1 = n | b i = m]]}

(6)

式中，E是期望的符号。

条件最小熵评估了r_i 重构为r_i+₁时信息保存的程度。条件最小熵为0表示b_i₊₁可以轻松从b_i 推测出来，即可预测性较高。反之，条件最小熵为1表示b_i 不包含与b_i₊₁相关的任何信息，体现出最优的不可预测性。相邻周期之间的条件最小熵值如图5（c）所示，其平均值为0.88，表明SOT-MRAM sr-PUF具有强安全性。由此可得，攻击者在已破解旧钥的前提下，正确猜中重构后256-bit密钥的概率小于2^{-256 × 0.88} = 1.5 × 10^-68。即使以当前最先进超级计算机超过2 × 10⁵ TFlop∙s^-1的计算速度，破解这个密钥也需要数万年的时间，因此在实际中几乎不可行[24]。

由于PUF可以被概括为含有大量未知参数的函数，ML算法能够通过对其内在参数进行数学建模，高效逼近该函数并对PUF进行“解密”。对于强PUF，其CRP的验证过程通常是公开的，攻击者可收集其中一部分CRP来建立数值模型，并据此准确预测其余未知的CRP，从而破坏系统安全性。具体而言，ML算法将PUF的输出建模为分类任务，利用监督学习模型来刻画PUF的底层特征[43,50]。

为评估1 kb SOT-MRAM sr-PUF的ML攻击抗性，本文采用三种ML算法，即LR、SVM与MLP，在训练集规模从100对至200万对CRP的范围内进行建模训练，并在测试集上输出预测准确率。所有模型均在Python环境中搭建，训练集与测试集的比例为4∶1，并采用五折交叉验证以提升结果的稳健性。LR使用LIBLINEAR实现；SVM使用带径向基函数核的LIBSVM实现；MLP通过构建32 × 64 × 16 × 1的神经网络结构实现，两个隐藏层均采用线性整流函数作为激活函数。实验结果如图5（d）所示，在三种ML攻击算法下，1 kb SOT-MRAM sr-PUF的预测准确率均接近理想值（约50%），显示出对ML攻击的强抗性。此外，本研究与近年来代表性PUF的性能参数对比可见附录A中的表S1。

4 总结

本研究基于180 nm CMOS工艺制备了一系列1 kb SOT-MRAM芯片，并在其上实现了 sr-PUF。通过特定写入操作在芯片上形成独特的电阻分布，结合CIM方法构建了强PUF。1 kb SOT-MRAM sr-PUF的各项性能指标均接近理想值，即使未采用额外的辅助技术也表现出优异的环境稳定性。通过施加不同的写入电压可实现PUF的可重构性，动态可刷新的CRP对侧信道攻击具有很强的抵抗能力。此外，该PUF对三种不同的ML攻击均表现出免疫性，凸显其稳健的安全性能。上述工作显著推动了基于SOT-MRAM的PUF的研究进展，并为未来IoT应用提供了一种可行且前景广阔的硬件安全方案。

参考文献

原文顺序 | 出版日期 | 本文引用

[1]	Al-Meer A, Al-Kuwari S. Physical unclonable functions (PUF) for IoT devices. ACM Comput Surv 2023;55(14s):314. . 10.1145/3591464

[2]	Chang CH, Zheng Y, Zhang L. A retrospective and a look forward: fifteen years of physical unclonable function advancement. IEEE Circuits Syst Mag 2017;17(3):32‒62. . 10.1109/mcas.2017.2713305

[3]	Gao Y, Al-Sarawi SF, Abbott D. Physical unclonable functions. Nat Electron 2020;3(2):81‒91. . 10.1038/s41928-020-0372-5

[4]	Pappu R, Recht B, Taylor J, Gershenfeld N. Physical one-way functions. Science 2002;297(5589):2026‒30. . 10.1126/science.1074376

[5]	McGrath T, Bagci IE, Wang ZM, Roedig U, Young RJ. A PUF taxonomy. Appl Phys Rev 2019;6(1):011303. . 10.1063/1.5079407

[6]	Potkonjak M, Goudar V. Public physical unclonable functions. Proc IEEE 2014;102(8):1142‒56. . 10.1109/JPROC.2014.2331553

[7]	Herder C, Yu MD, Koushanfar F, Devadas S. Physical unclonable functions and applications: a tutorial. Proc IEEE 2014;102(8):1126‒41. . 10.1109/jproc.2014.2320516

[8]

Ding Q, Jiang H, Li J, Liu C, Yu J, Chen P, et al. Unified 0.75pJ/bit TRNG and attack resilient 2F² /bit PUF for robust hardware security solutions with 4-layer stacking 3D NbO _x threshold switching array. In: Proceedings of the 2021 IEEE International Electron Devices Meeting (IEDM 2021); 2021 Dec 11‒15; San Francisco, CA, USA. New York City: IEEE; 2021. . 10.1109/iedm19574.2021.9720641

[9]	Jiang H, Li C, Zhang R, Yan P, Lin P, Li Y, et al. A provable key destruction scheme based on memristive crossbar arrays. Nat Electron 2018;1(10):548‒54. . 10.1038/s41928-018-0146-5

[10]

Mahmoodi MR, Nili H, Strukov DB. Low power, dense, reliable, and resilient physically unclonable functions based on analog passive RRAM crossbar arrays. In: Proceedings of the 2018 IEEESymposium on VLSI Technology; 2018 Jun 18‒22; Honolulu, HI, USA. New York City: IEEE; 2018. p. 99‒100. . 10.1109/VLSIT.2018.8510624

[11]

Mahmoodi MR, Nili H, Fahimi Z, Larimian S, Kim H, Strukov D. Ultra-low power physical unclonable function with nonlinear fixed-resistance crossbar circuits. In: Proceedings of the 2019 International Electron Devices Meeting; 2019 Dec 11‒17; San Francisco, CA, USA. New York City: IEEE; 2019. . 10.1109/iedm19573.2019.8993618

[12]	Yamamoto D, Sakiyama K, Iwamoto M, Ohta K, Takenaka M, Itoh K. Variety enhancement of PUF responses using the locations of random outputting RS latches. J Cryptogr Eng 2013;3(4):197‒211. . 10.1007/s13389-012-0044-0

[13]	Della Sala R, Bellizia D, Scotti G. A lightweight FPGA compatible weak-PUF primitive based on XOR gates. IEEE Trans Circuits Syst II 2022;69(6):2972‒6. . 10.1109/tcsii.2022.3156788

[14]	Sala RD, Scotti G. A novel FPGA implementation of the NAND-PUF with minimal resource usage and high reliability. Cryptography 2023;7(2):18. . 10.3390/cryptography7020018

[15]	Maiti A, Schaumont P. Improved ring oscillator PUF: an FPGA-friendly secure primitive. J Cryptol 2011;24(2):375‒97. . 10.1007/s00145-010-9088-4

[16]	Gao M, Lai K, Qu G. A highly flexible ring oscillator PUF. In: Proceedings of the 51st Annual Design Automation Conference; 2014 Jun 1‒5; FranciscoSan, CA, USA. New York City: ACM; 2014. p. 1‒6. . 10.1145/2593069.2593072

[17]	Rahman MT . Forte D, Fahrny J, Tehranipoor M. ARO-PUF: an aging-resistant ring oscillator PUF design. In: Proceedings of the 2014 Design, Automation and Test in Europe Conference and Exhibition; 2014 Mar 24‒28; Dresden, Germany. New York City: IEEE; 2014. p. 1‒6. . 10.7873/DATE.2014.082

[18]

Alvarez A, Zhao W, Alioto M. 14.3 15fJ/b static physically unclonable functions for secure chip identification with <2% native bit instability and 140 ×inter/intra PUF hamming distance separation in 65 nm. Proceedings of the 2015 IEEE International Solid-State Circuits Conference; 2015 Feb 22‒26. San Francisco, CA, USA. New York City: IEEE; 2015. p. 1‒3. . 10.1109/ISSCC.2015.7063023

[19]	Alvarez AB, Zhao W, Alioto M. Static physically unclonable functions for secure chip identification with 1.9‒5.8% native bit instability at 0.6‒1 V and 15 fJ/bit in 65 nm. IEEE J Solid State Circuits 2016;51(3):763‒75. . 10.1109/jssc.2015.2506641

[20]	Taneja S, Alvarez AB, Alioto M. Fully synthesizable PUF featuring hysteresis and temperature compensation for 3.2% native BER and 1.02 fJ/b in 40 nm. IEEE J Solid State Circuits 2018;53(10):2828‒39. . 10.1109/JSSC.2018.2865584

[21]	Sala RD, Bellizia D, Centurelli F, Scotti G, Trifiletti A. Exploiting body-driven feedbacks in physical unclonable functions for ultra low voltage, ultra low power applications: a 0.3 V weak-PUF. IEEE Trans Circuits Syst I. In press. . 10.1109/tcsi.2024.3396916

[22]	Chiu YC, Khwa WS, Yang CS, Teng SH, Huang HY, Chang FC, et al. A CMOS-integrated spintronic compute-in-memory macro for secure AI edge devices. Nat Electron 2023;6(7):534‒43. . 10.1038/s41928-023-00994-0

[23]	Nili H, Adam GC, Hoskins B, Prezioso M, Kim J, Mahmoodi MR, et al. Hardware-intrinsic security primitives enabled by analogue state and nonlinear conductance variations in integrated memristors. Nat Electron 2018;1(3):197‒202. . 10.1038/s41928-018-0039-7

[24]	Gao B, Lin B, Pang Y, Xu F, Lu Y, Chiu YC, et al. Concealable physically unclonable function chip with a memristor array. Sci Adv 2022;8(24): eabn7753. . 10.1126/sciadv.abn7753

[25]	Lin B, Pang Y, Gao B, Tang J, Wu D, Chang TW, et al. A highly reliable RRAM physically unclonable function utilizing post-process randomness source. IEEE J Solid State Circuits 2021;56(5):1641‒50. . 10.1109/jssc.2021.3050295

[26]

Pang Y, Gao B, Wu D, Yi S, Liu Q, Chen WH, et al. 25.2 a reconfigurable RRAM physically unclonable function utilizing post-process randomness source with < 6×10- ⁶ native bit error rate. In: Proceedings of the 2019 IEEEInternational Solid-State Circuits Conference; 2019 Feb 17‒21; San Francisco, CA, USA. New York City: IEEE; 2019. p. 402‒4. . 10.1109/isscc.2019.8662307

[27]

Park J, Kim TH, Kim S, Song MS, Youn S, Hong K, et al. Highly reliable physical unclonable functions using memristor crossbar with tunneling conduction. In: Proceedings of the 2022 International Electron Devices Meeting; 2022 Dec 3‒7; San Francisco, CA, USA. New York City: IEEE; 2022. . 10.1109/iedm45625.2022.10019539

[28]	Guo Z, Yin J, Bai Y, Zhu D, Shi K, Wang G, et al. Spintronics for energy-efficient computing: an overview and outlook. Proc IEEE 2021;109(8):1398‒417. . 10.1109/JPROC.2021.3084997

[29]	Lanza M, Sebastian A, Lu WD, Le Gallo M, Chang MF, Akinwande D, et al. Memristive technologies for data storage, computation, encryption, and radio-frequency communication. Science 2022;376(6597):eabj9979. . 10.1126/science.abj9979

[30]	Du A, Zhu D, Cao K, Zhang Z, Guo Z, Shi K, et al. Electrical manipulation and detection of antiferromagnetism in magnetic tunnel junctions. Nat Electron 2023;6(6):425‒33. . 10.1038/s41928-023-00975-3

[31]	Wang Z, Wu H, Burr GW, Hwang CS, Wang KL, Xia Q, et al. Resistive switching materials for information processing. Nat Rev Mater 2020;5(3):173‒95. . 10.1038/s41578-019-0159-3

[32]	Shao Y, Davila N, Ebrahimi F, Katine JA, Finocchio G, Khalili AP. Reconfigurable physically unclonable functions based on nanoscale voltage-controlled magnetic tunnel junctions. Adv Electron Mater 2023;9(8):2300195. . 10.1002/aelm.202300195

[33]	Chen H, Song M, Guo Z, Li R, Zou Q, Luo S, et al. Highly secure physically unclonable cryptographic primitives based on interfacial magnetic anisotropy. Nano Lett 2018;18(11):7211‒6. . 10.1021/acs.nanolett.8b03338

[34]	Finocchio G, Moriyama T, De Rose R, Siracusano G, Lanuzza M, Puliafito V, et al. Spin-orbit torque based physical unclonable function. J Appl Phys 2020;128(3):033904. . 10.1063/5.0013408

[35]	Zhang S, Zhang J, Li S, Wang Y, Chen Z, Hong J, et al. Reconfigurable physical unclonable cryptographic primitives based on current-induced nanomagnets switching. Sci China Inf Sci 2022;65(2):122405. . 10.1007/s11432-021-3270-8

[36]	Zhang J, Guo Z, Zhang S, Cao Z, Li R, Cao J, et al. Spin-orbit torque-based reconfigurable physically unclonable functions. Appl Phys Lett 2020;116(19):192406. . 10.1063/5.0004089

[37]	Cao Z, Zhang S, Zhang J, Xu N, Li R, Guo Z, et al. Reconfigurable physical unclonable function based on spin-orbit torque induced chiral domain wall motion. IEEE Electron Device Lett 2021;42(4):597‒600. . 10.1109/led.2021.3057638

[38]	Koh D, Kang J, Kim T, Lee J, Noh S, Lee H, et al. Improved robustness against magnetic field in spin-orbit-torque-based physical unclonable functions through write-back operation. Adv Electron Mater 2023;9(4):2201073. . 10.1002/aelm.202201073

[39]	Zhao X, Wang X, Dong Y, Wang W, Bai L, Chen Y, et al. Purely electrical controllable spin-orbit torque-based reconfigurable physically unclonable functions. Adv Electron Mater 2023;9(5):2201268. . 10.1002/aelm.202201268

[40]	Lee S, Kang J, Kim J, Kim N, Han D, Lee T, et al. Spintronic physical unclonable functions based on field-free spin-orbit-torque switching. Adv Mater 2022;34(45):2203558. . 10.1002/adma.202203558

[41]	Das D, Golder A, Danial J, Ghosh S, Raychowdhury A, Sen S. X-DeepSCA: cross-device deep learning side channel attack. In: Proceedings of the 56th Annual Design Automation Conference 2019; 2019 Jun 2‒6; Las Vegas, NV, USA. New York City: ACM; 2019. p. 1‒6. . 10.1145/3316781.3317934

[42]

Singh A, Kar M, Mathew S, Rajan A, De V, Mukhopadhyay S. Exploiting on-chip power management for side-channel security. In: Proceedings of the 2018 Design, Automation & Test in Europe Conference & Exhibition (DATE 2018); 2018 Mar 19‒23; Dresden, Germany. New York City: IEEE; 2018. p. 401‒6. . 10.23919/date.2018.8342043

[43]	Ali R, Zhang D, Cai H, Zhao W, Wang Y. A machine learning attack-resilient strong PUF leveraging the process variation of MRAM. IEEE Trans Circuits Syst II 2022;69(6):2712‒6. . 10.1109/tcsii.2022.3144497

[44]	Rührmair U, Sehnke F, Sölter J, Dror G, Devadas S, Schmidhuber J. Modeling attacks on physical unclonable functions. In: Proceedings of the 17th ACM Conference on Computer and Communications Security; 2010 Oct 4‒8; Chicago, IL, USA. New York City: ACM; 2010. p. 237‒49. . 10.1145/1866307.1866335

[45]

Karpinskyy B, Lee Y, Choi Y, Kim Y, Noh M, Lee S. 8.7 Physically unclonable function for secure key generation with a key error rate of 2E-38 in 45 nm smart-card chips. In: Proceedings of the 2016 IEEE International Solid-State Circuits Conference (ISSCC 2016); 2016 Jan 31‒Feb 4; San Francisco, CA, USA. New York City: IEEE; 2016. p. 158‒60. . 10.1109/ISSCC.2016.7417955

[46]

Mathew SK, Satpathy SK, Anders MA, Kaul H, Hsu SK, Agarwal A, et al. 16.2 A 0.19pJ/b PVT-variation-tolerant hybrid physically unclonable function circuit for 100% stable secure key generation in 22 nm CMOS. In: Proceedings of the 2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC 2014); 2014 Feb 9‒13; San Francisco, CA, USA. New York City: IEEE; 2014. p. 278‒9. . 10.1109/ISSCC.2014.6757433

[47]

Hiller M, Merli D, Stumpf F, Sigl G. Complementary IBS: Application specific error correction for PUFs. In: Proceedings of the 2012 IEEE International Symposium on Hardware-Oriented Security and Trust (HOST 2012); 2012 Jun 3‒4; San Francisco, CA, USA. New York City: IEEE; 2012. p. 1‒6. . 10.1109/hst.2012.6224310

[48]	Jiang C, Li J, Zhang H, Lu S, Li P, Wang C, et al. Demonstration of a manufacturable SOT-MRAM multiplexer array towards industrial applications. J Semicond 2023;44(12):122501. . 10.1088/1674-4926/44/12/122501

[49]	Zhang H, Ma X, Jiang C, Yin J, Lyu S, Lu S, et al. Integration of high-performance spin-orbit torque MRAM devices by 200-mm-wafer manufacturing platform. J Semicond 2022;43(10):102501. . 10.1088/1674-4926/43/10/102501

[50]

Aseeri AO, Zhuang Y, Alkatheiri MS. A machine learning-based security vulnerability study on XOR PUFs for resource-constraint Internet of Things. In: Proceedings of the IEEE International Congress on Internet of Things (ICIOT 2018); 2018 Jul 2‒7; San Francisco, CA, USA. New York City: IEEE; 2018. p. 49‒56. . 10.1109/ICIOT.2018.00014

AI Summary AI Mindmap

PDF (3703KB)

专题

Supplementary files

supplementary data

6266

访问

被引

详细

导航

Received	Accepted	Published
2024-07-03	2024-12-10	2025-06-01
Issue Date
2025-04-22

期刊首页

在线期刊

优先出版

当前目录

过刊浏览

专题出版

作者中心

作者指南

征稿启事

出版政策

版权协议

模板下载

关于期刊

出版范围

期刊介绍

编委会

收录与重大支持

联系我们

English