基于自旋轨道力矩的可编程全布尔逻辑门

林捷 ,  张帅 ,  李仕豪 ,  许炎 ,  李欣 ,  段威 ,  侯金成 ,  周晨希 ,  占炜 ,  郭喆 ,  宋敏 ,  杨晓非 ,  田玉峰 ,  邹雪城 ,  冯丹 ,  游龙

Engineering ›› 2025, Vol. 51 ›› Issue (8) : 215 -220.

PDF (2287KB)
Engineering ›› 2025, Vol. 51 ›› Issue (8) : 215 -220. DOI: 10.1016/j.eng.2025.03.022
研究论文

基于自旋轨道力矩的可编程全布尔逻辑门

作者信息 +

Initialization-Free Programmable Spin-Logic Gate in a Single Spin-Orbit Torque Device

Author information +
文章历史 +
PDF (2341K)

摘要

基于自旋逻辑器件的存内计算（IMC）被广泛认为是突破冯·诺依曼瓶颈的有效途径。然而，现有自旋电子器件在实现完备布尔逻辑功能时，通常需引入初始化操作，导致运算速度受限。本研究提出并实验验证了一种无需初始化的可编程自旋逻辑门，该器件采用自旋轨道力矩（SOT）驱动磁化翻转，并通过金属线电流产生的面内奥斯特场进行调控。该器件采用霍尔条形结构，可在无初始化条件下完成全布尔逻辑运算。金属线位于SOT器件上方，中间有氧化物以防止两层电流互相干扰。向金属线通入电流，便可在SOT器件层产生可调面内磁场，从而调控SOT诱导的磁化翻转方向，最终实现即时完备布尔逻辑功能。实验表明，该器件在逻辑操作过程中展现出优异的可靠性、可重复性和可再现性。本研究首次在单个器件内实现了可编程、可扩展的自旋逻辑功能，为IMC架构的自旋逻辑运算提供了全新的解决方案。

Abstract

In-memory computing (IMC) based on spin-logic devices is regarded as an advantageous way to optimize the Von Neumann bottleneck. However, performing complete Boolean logic with spintronic devices typically requires an initialization operation, which can reduce processing speed. In this work, we conceptualize and experimentally demonstrate a programmable and initialization-free spin-logic gate, leveraging spin-orbit torque (SOT) to effectuate magnetization switching, assisted by in-plane Oersted field generated by an integrated bias-field Au line. This spin-logic gate, fabricated as a Hall bar, allows complete Boolean logic operations without initialization. A current flowing through the bias-field line, which is electrically isolated from the device by a dielectric, generates an in-plane magnetic field that can invert the SOT-induced switching chirality, enabling on-the-fly complete Boolean logic operations. Additionally, the device demonstrated good reliability, repeatability, and reproducibility during logic operations. Our work demonstrates programmable and scalable spin-logic functions in a single device, offering a new approach for spin-logic operations in an IMC architecture.

关键词

自旋逻辑 / 全布尔逻辑 / 自旋轨道力矩 / 全电学操作 / 无需初始化

Key words

Spin logic / Complete Boolean logic / Spin-orbit torque / Fully electrical operations / Initialization-free

引用本文

引用格式 ▾
林捷,张帅,李仕豪,许炎,李欣,段威,侯金成,周晨希,占炜,郭喆,宋敏,杨晓非,田玉峰,邹雪城,冯丹,游龙. 基于自旋轨道力矩的可编程全布尔逻辑门[J]. 工程（英文）, 2025, 51(8): 215-220 DOI:10.1016/j.eng.2025.03.022

登录浏览全文

4963

注册一个新账户 忘记密码

1 引言

由于存储和计算功能的分离，基于冯·诺依曼架构的传统计算技术存在处理速度有限和功耗高的问题[1‒2]。电控同质结器件可能成为可编程多功能逻辑的有效方案[3]。为实现更高的速度和能效，人们探索了利用新兴非易失性存储器实现存内计算（IMC）技术[4‒5]的各种方法[6]，包括阻变随机存取存储器（RRAM）[7]、相变随机存取存储器（PcRAM）[8]、铁电随机存取存储器（FeRAM）[9]和磁随机存取存储器（MRAM）[10]。其中，MRAM器件因其低工作电压、高密度、快速写入时间和高耐久性吸引了广泛的研究兴趣[11‒13]。在过去的十年中，提出了基于自旋转移力矩MRAM（STT-MRAM）的IMC技术，包括自旋转矩多数门和布尔逻辑门[14‒18]。

与STT-MRAM相比，自旋轨道力矩（SOT）MRAM（SOT-MRAM）由于其读写通路分离，为构建具有近乎无限耐久性和更低功耗的IMC器件提供了可能[19‒20]。最近的研究表明，通过SOT驱动磁化翻转[21‒27]、磁畴壁运动[28‒30]或磁斯格明子运动[31]可以实现部分布尔逻辑功能。此外，已有几种能够执行电可控的完备布尔逻辑运算的IMC方案被报道[32‒35]。然而，实现逻辑运算通常需要对磁性隧道结（MTJ）或面内磁层进行初始化操作。

频繁的初始化操作会降低自旋逻辑器件的处理速度并增加功耗。因此，实现无需初始化的完备布尔逻辑门将是自旋逻辑器件走向实际应用的一项重大进展。本研究提出了一种可编程的、无需初始化的自旋逻辑器件，在单个器件中能够实现16种完备布尔逻辑功能。利用偏置场金属线产生的面内奥斯特场，同时向具有垂直磁各向异性（PMA）的重金属（HM）/铁磁体（FM）异质结中的HM层施加一定大小的面内电流，通过SOT作用诱导FM层发生确定性的磁化翻转。本研究采用的是具有PMA的W/CoFeB/MgO异质结。该异质结的翻转极性由流经偏置场金属线的电流产生的面内偏置场的方向控制。通过控制金属线和HM层中的电流方向，实验演示了16种完备布尔逻辑功能的执行，并且无需初始化。本研究说明了自旋逻辑器件在IMC架构中存在的巨大潜力，未来可超越传统冯·诺依曼计算的限制。

2 实验

样品制备。采用磁控溅射在室温下将W(5 nm)/CoFeB(1.1 nm)/MgO(2 nm)/Ta(2 nm)异质结构沉积在热氧化硅衬底上。经光刻和电子束曝光后，进行氩离子刻蚀，将多层膜结构图案化为霍尔条。霍尔器件的宽度为1 μm。利用原子层沉积技术在200 ℃下在器件上沉积了50 nm的氧化铝（Al2O3）薄膜。为暴露电极区域，使用了光刻技术，同时将其余区域用光刻胶覆盖。氩离子刻蚀（干法刻蚀）去除了大约35 nm厚的Al2O3，并使用氢氟酸（HF）和氟化铵（NH4F）的混合物（缓冲氧化物刻蚀液）对剩余的15 nm Al2O3进行湿法刻蚀。采用电子束蒸发沉积了铬（Cr, 10 nm）/金（Au, 100 nm）双层膜，以制作金属线并用金覆盖电极。金属线宽度为50 μm，电极尺寸为100 μm × 100 μm。

电学测量。对于反常霍尔电阻的测量，通过直流（DC）源（Keithley 2400型，美国Tektronix公司）向金属线施加电流，而通过DC源（Keithley 6221型，Tektronix公司）向器件的HM层施加写入电流，并通过纳伏表（Keithley 2182A型，美国Tektronix公司）测量霍尔电压。对于每次逻辑运算，流经金属线的电流为0.2 A（对应电流密度为±3.63 MA·cm-2），持续时间为0.12 s。施加到HM层的写入电流为1.8 mA（对应电流密度为±22.2 MA·cm-2），持续时间为0.02 s。使用0.05 mA的读取电流（对应电流密度为±0.62 MA·cm-2）来测量反常霍尔电阻。

3 结果与讨论

3.1 可编程逻辑门设计

自旋逻辑器件的工作原理如图1（a）所示。逻辑门的核心由一个SOT器件和一条金属线组成，金属线沿垂直方向与SOT器件形成电学隔离，其功能类似于一个数学运算单元[36]。当电流 IA、IB和IC（对应于电流输入端口A~C）施加到金属线时，在SOT器件区域内产生面内奥斯特场（Htot）。在奥斯特场的辅助下，沿SOT器件HM层流动的电流（电流输入端口D及对应电流ID）通过SOT效应诱导FM层磁化的确定性翻转。具体来说，根据毕奥-萨伐尔定律，在异质结区域产生的奥斯特偏置场应与(IA + IB - IC)成正比，表示为Htot = k(IA + IB - IC)，其中k代表(IA + IB - IC)相对于Htot的线性系数。由于SOT效应，器件的磁化方向最终由Htot和ID的相对方向决定。假设HM层具有负的自旋霍尔角，当Htot平行于ID时，磁化偏好向上状态（+z方向）；若它们反平行，则偏好向下状态（-z方向）[37‒38]。为识别磁化状态，通过施加x方向的读取电流（IRE）并记录FM层y方向的霍尔电压（VH），测量了SOT器件的反常霍尔效应（AHE）电阻（RH）作为逻辑输出。图1（b）展示了在四种配置下ID和Htot沿正或负x方向排列时的双极性翻转。通过以顺时针（黑色曲线）或逆时针（红色曲线）方式改变SOT翻转极性，并同时控制金属线和HM层中的电流，可以精确控制FM层的磁化状态。

3.2 SOT诱导的磁化翻转

可编程逻辑门器件的示意图如图2（a）所示。包含HM/FM双层结构的SOT器件位于金属线下方，并由50 nm厚的Al2O3层绝缘。四个电流输入端口被定义为A、B、C和D。SOT器件基于由W(5 nm)/CoFeB(1.1 nm)/MgO(2 nm)/Ta(2 nm)组成的堆栈制成霍尔条结构。霍尔条的宽度为1 μm。详细的制备过程在第2节中已描述。图2（b）展示了该期间的RH随面外（Hz ）和面内（Hx ）磁场的变化关系，证明了器件具有强PMA，其矫顽场为50 Oe（1 Oe = 79.58 A·m-1），各向异性场约为3000 Oe。在RH-Hz 曲线中观察到的两个不同的饱和RH值相差约4 Ω，分别代表逻辑状态0和1。图2（c）是在±25 Oe的面内磁场（由电磁铁施加）下SOT诱导的磁化翻转。在这些面内场条件下，翻转所需的临界电流约为±1.3 mA（对应±21.1 MA·cm-2）。面内偏置场也可以通过流经集成偏置场金属线的电流产生，该金属线与SOT器件绝缘并位于其上方。如图2（d）所示，向金属线施加IA = ±0.2 A（对应±3.64 MA·cm-2）的电流时，SOT诱导RH发生了翻转。该结果与施加外部磁场辅助的结果相比，临界电流大致相同，表明通过金属线±0.2 A电流产生的奥斯特场约等于25 Oe。实际上，通过实验测量、理论计算和微磁模拟等不同方法估算的奥斯特场大小几乎没有差异（更多细节见附录A中的第S1节）。

3.3 通过电流输入端口A~C控制翻转极性

通过分析流经HM层（由电流输入端口D控制）的电流，评估了霍尔条器件在面内偏置场（由电流输入端口A、B和C控制）下SOT诱导磁化翻转的性能。图3（a）展示了在扫描ID时，端口A、B和C处于不同逻辑输入下的SOT诱导翻转曲线。对于端口A、B和C，+0.2 A的电流代表逻辑1，-0.2 A的电流代表逻辑0。根据输入到端口A、B和C的逻辑值，多个电信号在金属线上组合，产生不同的面内偏置场。在面内偏置场的辅助下实现了确定性的SOT诱导磁化翻转，器件的最终磁化状态由AHE电阻展示。两个饱和的AHE电阻值分别对应逻辑1和逻辑0的逻辑运算结果。鉴于每条翻转曲线的临界翻转电流不同，将 ID的幅值设置为相对较高的值以确保确定性磁化翻转。具体来说，对于端口D，+1.8 mA的电流代表逻辑1，-1.8 mA的电流代表逻辑0。不同SOT诱导翻转曲线中，在 ID = ±1.8 mA（对应±22.2 MA·cm-2）处获得的RH值与16种输入逻辑状态组合的预期结果一致，证明了通过控制不同输入端口执行多种布尔逻辑运算的可行性。

我们随后评估了器件在16种可能输入组合下的输出可靠性，每个输入端口设置为逻辑0或1（IA = ±0.2 A，IB = ±0.2 A，IC = ±0.2 A，ID = ±1.8 mA）。该实验对每种输入组合执行1000次连续写-读操作，期间记录RH值。结果如图3（b）所示，表明RH值始终保持在高或低电阻状态，分别对应逻辑输出（R）1或0。高电阻值在+1.5~+2.2 Ω范围内，而低电阻值在-1.5~-2.2 Ω范围内。值得注意的是，所有16种组合均未出现运算失效实例，表明该自旋逻辑门表现出优异的鲁棒性和可重复性，确保了16种完备布尔逻辑运算准确实现。

3.4 16种完备布尔逻辑功能的实现

图4（a）总结了端口A~D及输出的逻辑0和1的定义。如图4（b）所示，通过将一个或多个端口编程设置为控制端口，利用单器件实验演示了所有16种完备布尔逻辑功能（更多细节见附录A中的第S2节）。具体来说，如果选择端口C和D作为编程控制端口，端口A和B可以执行R = A˄B(AND)、R = A˅B(OR)、R = ¬A˅¬B(NAND)和R = ¬A˄¬B(NOR)等逻辑运算。如果选择端口B和D作为控制端口，端口A和C可以执行R = ¬A˄C、R = A˅¬C、R = ¬A˄C和R = A˅¬C等逻辑运算。当指定端口B和C为控制端口时，可以在端口A和D上执行R = A↔D (XNOR) 运算。如果选择端口A和B作为控制端口，可以在端口C和D上执行R = C⊕D (XOR) 运算。当仅选择端口D作为控制端口时，端口A或B可以实现 R = A/B (transfer) 和R = ¬A/¬B(NOT)逻辑运算。最后，如果指定端口A、B和D为编程控制端口，则可以在端口C上执行 R = 1 (identity) 或 R = 0 (null) 运算。

为阐明实现过程，以R = ¬A˅¬B，R = ¬A˄¬B逻辑功能为例。对于R = ¬A˅¬B，如图4（c）所示，控制 C = 1（IC = +0.2 A）和D = 0（ID = -1.8 mA）。如果 IA + IB ≤ 0 A [即A = B = 0（IA + IB - IC = -0.6 A）；A = 0，B = 1；或者 A = 1，B = 0（IA + IB - IC = -0.2 A）]，总面内偏置场将朝向-x方向，导致顺时针翻转极性。由于 ID为负，输出为R = 1。仅当 A = B = 1（IA + IB - IC = +0.2 A，对应约+25 Oe的场强）时，总面内偏置场将朝向+x方向，引起逆时针翻转极性，导致R = 0。

对于R = ¬A˄¬B，如图4（d）所示，控制C = 0（IC = -0.2 A）和D = 0（ID = -1.8 mA）。如果IA + IB ≥ 0 A [即 A = B = 1（IA + IB - IC = +0.6 A）；A = 0，B = 1；或者A = 1，B = 0（IA + IB - IC = +0.2 A）]，总面内偏置场将朝向+x方向，导致逆时针翻转极性。由于ID为负，输出为R = 0。仅当A = B = 0（IA + IB - IC = -0.2 A，对应约-25 Oe的场强）时，总面内偏置场将朝向-x方向，引起顺时针翻转极性，导致 R = 1。为展示逻辑门的可再现性，仅展示了R = ¬A˅¬B和R = ¬A˄¬B的五个周期输入操作，尽管实验进行了超过五个运算的周期。值得注意的是，所有逻辑操作均无需初始化。

实验结果证明了基于偏置线电流产生的面内偏置场（控制翻转极性）在单个器件中实现完备自旋逻辑运算的可行性。评估了自旋逻辑器件的面积和功耗，并展示了与自由层和金属线之间距离对应的偏置场强度（更多细节见附录A中的第S3节）。结果表明，所需的大电流是由于本概念验证性实验中使用的宽金属线所致。通过将逻辑器件小型化为适用于MRAM [39]的FinFET适配的MTJ，驱动电流可以降低到能够用于实际控制晶体管的水平，满足高速要求。通过进一步减小电流，我们可以将金属线嵌入自由层和SOT层下方，使自由层与金属线之间的距离更近。此外，基于SOT-MTJ，可以利用隧穿磁阻读出方法实现完备布尔逻辑功能。由于其结构与现有SOT-MRAM相似，可以用SOT-MTJ构建逻辑门，进而构建逻辑单元。在这种配置中，SOT-MTJ的磁层可以按比例缩小至100 nm（长）× 60 nm（宽）× 5 nm（厚）的尺寸，金属线可以微缩至100 nm（长）× 60 nm（宽）× 30 nm（厚）。在这种情况下，根据Garello等[40]的实验结果，当SOT电流密度为±112 MA·cm-2时，功耗可以改善至99.1 μW；如果写入时间接近1 ns，可以实现99.1 fJ的能效和高速操作。这些结果表明，当配置为SOT-MTJ结构时，其能效与其他需要初始化的逻辑门器件相比具有竞争力。

对于实际应用，可级联性是集成电路中的一个关键因素。上级逻辑门的输出必须传输到下级逻辑门的输入以继续进行逻辑运算。我们通过结合用于开关电路的辅助器件，从理论上演示了一种基于SOT-MTJ的级联方案（更多细节见附录A中的第S4节）。此外，必须注意器件端口数量与实现多功能性（如非易失性、无需初始化操作，特别是可编程性）之间的权衡。在本研究所提出的方案中，我们使用一个多端器件来实现这些功能，这不会降低逻辑门的集成密度。另一方面，为了进一步提高集成密度，我们提出了一种互连方法，用于在多个逻辑器件之间有效共享编程控制端口，以增强阵列紧凑性和逻辑密度（更多细节见附录A中的第S5节）。需要注意的是，逻辑器件由奥斯特场和SOT的组合共同决定，分别由来自x方向HM层的电流和y方向金属线的电流产生。换句话说，由于其PMA特性，面内奥斯特场对未关注的逻辑门影响非常小。对于实际应用，用MTJ替代霍尔条结构可以获得更大的输出电压，该电压可直接用作下一级逻辑门的输入信号。因此，通过缩小器件尺寸，集成偏置场金属线和HM层中的工作电流显著降低，从而带来更低的功耗和面积开销。

4 结论

我们从理论和实验上提出了一种基于W/CoFeB/MgO异质结的无需初始化的电控逻辑门的概念。通过调节流经位于霍尔条上方的偏置场金属线的电流来调整面内奥斯特场，我们实现了可调的双极性磁化翻转和完备的布尔逻辑功能。为实验验证这一概念，我们设计了一种具有集成偏置场金属线的器件，该金属线与霍尔条绝缘并位于其顶部，允许同时向四个端口施加相应电流来进行逻辑运算。该逻辑门表现出良好的可靠性、可重复性和再现性。本工作为基于SOT效应的非易失性自旋逻辑在IMC架构中应用于自旋逻辑运算提供了广阔的前景。

参考文献

原文顺序 | 出版日期 | 本文引用
[1]

Holt WM. 1.1 Moore’s law: a path going forward. IEEE J Solid-State Circuits 2016;51(1):8‒13. . 10.1109/ISSCC.2016.7417888
[2]

Karasenko V. Von Neumann bottlenecks in non-Von Neumann computing architectures: a generic approach [dissertation]. Heidelberg: Heidelberg University; 2020.
[3]

Pan C, Wang CY, Liang SJ, Wang Y, Cao TJ, Wang PF, et al. Reconfigurable logic and neuromorphic circuits based on electrically tunable two-dimensional homojunctions. Nat Electron 2020;3(7):383‒90. . 10.1038/s41928-020-0433-9
[4]

Sebastian A, Le Gallo M, Khaddam-Aljameh R, Eleftheriou E. Memory devices and applications for in-memory computing. Nat Nanotechnol 2020;15(7):529‒44. . 10.1038/s41565-020-0655-z
[5]

Ielmini D, Wong HSP. In-memory computing with resistive switching devices. Nat Electron 2018;1(6):333‒43. . 10.1038/s41928-018-0092-2
[6]

Scott JC, Bozano LD. Nonvolatile memory elements based on organic materials. Adv Mater 2007;19(11):1452‒63. . 10.1002/adma.200602564
[7]

Chua L. Resistance switching memories are memristors. In: Chua L, Sirakoulis GC, Adamatzky A, editors. Handbook of memristor networks. Cham: Springer; 2019. p. 197‒230. . 10.1007/978-3-319-02630-5_3
[8]

Wong H, Raoux S, Kim S, Liang J, Reifenberg JP, Rajendran B, et al. Phase change memory. Proc IEEE 2010;98(12):2201‒27. . 10.1109/JPROC.2010.2070050
[9]

Arimoto Y, Ishiwara H. Current status of ferroelectric random-access memory. MRS Bull 2004;29(11):823‒8. . 10.1557/mrs2004.235
[10]

Ikeda S, Miura K, Yamamoto H, Mizunuma K, Gan HD, Endo M, et al. A perpendicular-anisotropy CoFeB‒MgO magnetic tunnel junction. Nat Mater 2010;9(9):721‒4. . 10.1038/nmat2804
[11]

Dieny B, Prejbeanu IL, Garello K, Gambardella P, Freitas P, Lehndorff R, et al. Opportunities and challenges for spintronics in the microelectronics industry. Nat Electron 2020;3(8):446‒59. . 10.1038/s41928-020-0461-5
[12]

Kang W, Zhang Y, Wang ZH, Klein JO, Chappert C, Ravelosona D, et al. Spintronics: emerging ultra-low-power circuits and systems beyond MOS technology. J Emerg Technol Comput 2015;12(2):16. . 10.1145/2663351
[13]

Kim SK, Beach GSD, Lee KJ, Ono T, Rasing T, Yang H. Ferrimagnetic spintronics. Nat Mater 2022;21(1):24‒34. . 10.1038/s41563-021-01139-4
[14]

Behin-Aein B, Datta D, Salahuddin S, Datta S. Proposal for an all-spin logic device with built-in memory. Nat Nanotechnol 2010;5(4):266‒70. . 10.1038/nnano.2010.31
[15]

Nikonov DE, Bourianof GI, Ghani T. Proposal of a spin torque majority gate logic. IEEE Electron Device Lett 2011;32(8):1128‒30. . 10.1109/LED.2011.2156379
[16]

Li X, Song M, Xu N, Luo S, Zou Q, Zhang S, et al. Novel cascadable magnetic majority gates for implementing comprehensive logic functions. IEEE Trans Electron Dev 2018;65(10):4687‒93. . 10.1109/ted.2018.2866621
[17]

Gao S, Yang G, Cui B, Wang S, Zeng F, Song C, et al. Realization of all 16 Boolean logic functions in a single magnetoresistance memory cell. Nanoscale 2016;8(25):12819‒25. . 10.1039/c6nr03169b
[18]

Zhang K, Cao K, Zhang Y, Huang Z, Cai W, Wang J, et al. Rectified tunnel magnetoresistance device with high on/off ratio for in-memory computing. IEEE Electron Device Lett 2020;41(6):928‒31. . 10.1109/led.2020.2987211
[19]

Gupta M, Perumkunnil M, Garello K, Rao S, Yasin F, Kar GS, et al. High-density SOT-MRAM technology and design specifications for the embedded domain at 5 nm node. In: Proceedings of the 2020 IEEE International Electron Devices Meeting (IEDM); 2020 Dec 12‒18; San Francisco, CA, USA. New York City: IEEE; 2020. . 10.1109/IEDM13553.2020.9372068
[20]

Zhao L, Yang M, Gao J, Yang T, Cui Y, Xu J, et al. Spin logic operated by unipolar voltage inputs. IEEE Electron Device Lett 2022;43(8):1239‒42. . 10.1109/led.2022.3186427
[21]

Liu QB, Liu L, Xing GZ, Zhu LJ. Asymmetric magnetization switching and programmable complete Boolean logic enabled by long-range intralayer Dzyaloshinskii‒Moriya interaction. Nat Commun 2024;15:2978. . 10.1038/s41467-024-47375-5
[22]

Li M, Li C, Xu X, Wang M, Zhu Z, Meng K, et al. An ultrathin flexible programmable spin logic device based on spin-orbit torque. Nano Lett 2023;23(9):3818‒25. . 10.1021/acs.nanolett.3c00231
[23]

Huang X, Zhao Y, Wang X, Wang F, Liu L, Yang H, et al. Implementing versatile programmable logic functions using two magnetization switching types in a single device. Adv Funct Mater 2024;34(3):2308219. . 10.1002/adfm.202470016
[24]

Wan C, Zhang X, Yuan Z, Fang C, Kong W, Zhang Q, et al. Programmable spin logic based on spin Hall effect in a single device. Adv Electron Mater 2017;3(3):1600282. . 10.1002/aelm.201600282
[25]

Zhang N, Cao Y, Li Y, Rushforth AW, Ji Y, Zheng H, et al. Complementary lateral-spin-orbit building blocks for programmable logic and in-memory computing. Adv Electron Mater 2020;6(8):2000296. . 10.48550/arXiv.2003.06563
[26]

Lim GJ, Chua D, Gan WL, Murapaka C, Lew WS. Programmable spin-orbit-torque logic device with integrated bipolar bias field for chirality control. Adv Electron Mater 2020;6(4):1901090. . 10.1002/aelm.201901090
[27]

Fan YB, Han X, Zhao XN, Dong YN, Chen YX, Bai LH, et al. Programmable spin-orbit torque multistate memory and spin logic cell. ACS Nano 2022;16(4):6878‒85. . 10.1021/acsnano.2c01930
[28]

Luo Z, Hrabec A, Dao TP, Sala G, Finizio S, Feng JO, et al. Current-driven magnetic domain-wall logic. Nature 2020;579(7798):214‒8. . 10.1038/s41586-020-2061-y
[29]

Wang W, Sheng Y, Zheng Y, Ji Y, Wang K. All-electrical programmable domain-wall spin logic-in-memory device. Adv Electron Mater 2022;8(10):2200412. . 10.1002/aelm.202200412
[30]

Li X, Singh H, Bao Y, Luo Q, Li S, Chatterjee J, et al. Energy Efficient all-electric-field-controlled multiferroic magnetic domain-wall logic. Nano Lett 2023;23(15):6845‒51. . 10.1021/acs.nanolett.3c00707
[31]

Luo S, Song M, Li X, Zhang Y, Hong J, Yang X, et al. Reconfigurable skyrmion logic gates. Nano Lett 2018;18(2):1180‒4. . 10.1021/acs.nanolett.7b04722
[32]

Wang X, Wan C, Kong W, Zhang X, Xing Y, Fang C, et al. Field-free programmable spin logics via chirality-reversible spin-orbit torque switching. Adv Mater 2018;30(31):1801318. . 10.1002/adma.201801318
[33]

Dong YN, Zhao XN, Han X, Fan YB, Xie XJ, Chen YX, et al. Spin-orbit torque controllable complete spin logic in a single magnetic heterojunction. Appl Phys Lett 2021;118(15):152403. . 10.1063/5.0041081
[34]

Huang Y, Cao K, Zhang K, Wang J, Shi K, Hao Z, et al. Implementation of 16 Boolean logic operations based on one basic cell of spin-transfer-torque magnetic random access memory. Sci China Inf Sci 2023;66(6):162402. . 10.1007/s11432-021-3562-8
[35]

Zhao X, Dong Y, Chen W, Xie X, Bai L, Chen Y, et al. Purely electrical controllable complete spin logic in a single magnetic heterojunction. Adv Funct Mater 2021;31(42):2105359. . 10.1002/adfm.202105359
[36]

Li R, Song M, Guo Z, Li S, Duan W, Zhang S, et al. In-memory mathematical operations with spin-orbit torque device. Adv Sci 2022;9(25):2202478. . 10.1002/advs.202202478
[37]

Miron I, Garello K, Gaudin G, Zermatten P, Costache MV, Auffret S, et al. Perpendicular switching of a single ferromagnetic layer induced by in-plane current injection. Nature 2011;476(7359):189‒93. . 10.1038/nature10309
[38]

Liu L, Pai C, Li Y, Tseng HW, Ralph DC, Buhrman RA. Spin-torque switching with the giant spin Hall effect of tantalum. Science 2012;336(6081):555‒8. . 10.1126/science.1218197
[39]

Choday SH, Gupta SK, Roy K. Write-optimized STT-MRAM bit-cells using asymmetrically doped transistors. IEEE Electron Device Lett 2014;35(11):1100‒2. . 10.1109/led.2014.2358998
[40]

Garello K, Yasin F, Kar GS. Spin-orbit torque MRAM for ultrafast embedded memories: from fundamentals to large scale technology integration. In: Proceedings of the IEEE International Memory Workshop; 2019 May 12‒15; Monterey, CA, USA. New York City: IEEE; 2019. . 10.1109/IMW.2019.8739466

AI Summary AI Mindmap
PDF (2287KB)

Supplementary files

supplementary data

7201

访问

0

被引

详细
导航
相关文章

AI思维导图

/

〈 〉