期刊首页 优先出版 当期阅读 过刊浏览 作者中心 关于期刊 English

2016年 第17卷 第2期

摘要

关键词

相关研究

回顶部

《信息与电子工程前沿（英文）》 >> 2016年 第17卷 第2期 doi: 10.1631/FITEE.1500168

一种基于参数扰动的芯片成品率双目标优化框架

1. Technology Innovation Center, Jiangsu Academy of Safety Science and Technology, Nanjing 210042, China
2. Jiangsu High Technology Research Key Laboratory for Wireless Sensor Networks, Nanjing University of Posts and Telecommunications, Nanjing 210013, China
3. School of Computer Science and Engineering, Nanjing University of Science and Technology, Nanjing 210094, China

收稿日期： 2015-05-25 录用日期： 2016-02-02 发布日期： 2016-02-26
HTML0 PDF 3 收藏 0

下一篇 上一篇

摘要

随着收缩技术的发展，工艺，电压和温度（PVT）参数的可变性显着影响了芯片设计的成品率分析和优化。先前的产量估计算法已经限于预测时序或功率产量。但是，忽略功率和延迟之间的相关性将导致明显的产量损失。这些方法中的大多数都还具有较高的计算复杂度和较长的运行时间。我们提出了一种基于Chebyshev仿射算术（CAA）和自适应加权和（AWS）方法的新型双目标优化框架，在该框架中将功率和时序收益两者均设置为目标函数。同时优化两个目标以保持它们之间的相关性。所提出的方法首先在任意相关性的假设下预测泄漏和延迟分布的保证概率边界。然后，通过计算累积分布函数（CDF）边界来建立功率延迟双目标优化模型。最后，将AWS方法应用于功率延迟优化，以生成分布良好的一组Pareto最优解。在ISCAS基准电路上的实验结果表明，该双目标框架能够在功率和时序产量之间提供足够的权衡信息。

相关研究